指紋識(shí)別作為生物特征識(shí)別的一種,在身份識(shí)別上有著其他手段不可比擬的優(yōu)越性:人的指紋具有唯一性和穩(wěn)定性;隨著指紋傳感器性能的提高和價(jià)格的降低.指紋的采集相對(duì)容易;指紋識(shí)別算法已經(jīng)比較成熟
標(biāo)簽: 指紋識(shí)別 算法 硬件實(shí)現(xiàn)
上傳時(shí)間: 2013-07-28
上傳用戶(hù):chongcongying
軟件無(wú)線電技術(shù)自20世紀(jì)90年代提出以后,在許多通信系統(tǒng)中得到了廣泛應(yīng)用。本文研究了一種軟件無(wú)線電數(shù)字通信系統(tǒng)方案的設(shè)計(jì),并著重研究了其中中頻處理單元的設(shè)計(jì)和實(shí)現(xiàn)。針對(duì)實(shí)際應(yīng)用,本文提出了一個(gè)基于FPGA和DSP的軟件無(wú)線電中頻/基帶數(shù)字化處理系統(tǒng)的設(shè)計(jì)方案。該系統(tǒng)的特點(diǎn)是所有的中頻信號(hào)處理算法全部由軟件實(shí)現(xiàn),它主要包括高速A/D、超大規(guī)模FPGA芯片、高速DSP芯片和外部存儲(chǔ)器等,其中超大規(guī)模FPGA芯片和高速的DSP芯片是系統(tǒng)的核心。DSP芯片采用的是TI公司的C6416,F(xiàn)PGA芯片采用的是Xilinx公司的XC2V2000FG676,既兼顧速度和靈活性,又具有較強(qiáng)的通用性。 本文根據(jù)“基于FPGA的中頻數(shù)字化處理平臺(tái)的建立及若干關(guān)鍵算法的實(shí)現(xiàn)”研究課題,主要完成了軟件無(wú)線電通信系統(tǒng)中頻數(shù)字化若干關(guān)鍵算法實(shí)現(xiàn)的任務(wù),具體包括通用數(shù)字中頻板的設(shè)計(jì)、中頻板上FPGA和DSP、D/A的接口設(shè)計(jì)、各種數(shù)字通信關(guān)鍵技術(shù)(數(shù)字上/下變頻、調(diào)制解調(diào)、信道編譯碼、交織解交織等)的FPGA實(shí)現(xiàn)。本文研究的系統(tǒng)分別在Matlab、ISE、Modelsim、Visual DSP++、ChipScope Pro等軟件中進(jìn)行了仿真和驗(yàn)證,并已交付使用。結(jié)果表明,本文提出的方案正確可行,達(dá)到了預(yù)定要求。本文的工作對(duì)其它軟件無(wú)線電系統(tǒng)的實(shí)現(xiàn)也具有較大的參考價(jià)值。
標(biāo)簽: FPGA 中頻數(shù)字化 關(guān)鍵算法
上傳時(shí)間: 2013-04-24
上傳用戶(hù):thinode
在船舶交管系統(tǒng)中,雷達(dá)信息處理是最重要的組成部分。視頻回波處理中的雜波處理要求實(shí)時(shí)性很高,大約要在一個(gè)距離單元的時(shí)間(0.05-0.1us)內(nèi)完成。雜波處理如恒虛警處理本身比較復(fù)雜,這類(lèi)處理過(guò)程又要求快速,圖像顯示系統(tǒng)要求及時(shí)的把接收到的雷達(dá)方位數(shù)據(jù)從極坐標(biāo)轉(zhuǎn)換成直角坐標(biāo)。在軟件上實(shí)現(xiàn)這些算法雖然精度可以達(dá)到,但是實(shí)時(shí)性問(wèn)題不能滿足。因此這類(lèi)問(wèn)題多采用高速專(zhuān)用數(shù)字設(shè)備來(lái)實(shí)現(xiàn)。FPGA在數(shù)字信號(hào)處理領(lǐng)域有非常廣闊的應(yīng)用前景,以其優(yōu)良的性能在數(shù)字信號(hào)處理中發(fā)揮了重大的作用。CORDIC算法可以在硬件上以很高的精度實(shí)現(xiàn)一些函數(shù)和運(yùn)算。針對(duì)以上幾點(diǎn),本文提出了利用CORDIC算法,基于FPGA來(lái)實(shí)現(xiàn)雷達(dá)信號(hào)處理和圖像顯示的算法研究,用硬件來(lái)實(shí)現(xiàn)正弦、余弦、正切、乘法、除法、指數(shù)和對(duì)數(shù)等基本函數(shù)和運(yùn)算,把他們?cè)O(shè)計(jì)成為可重用的IP core,這樣可以滿足實(shí)時(shí)性和精度的問(wèn)題。從而在將來(lái)的算法研究中方便的調(diào)用,這樣在算法研究中可以節(jié)約大量的時(shí)間,在一定程度上降低研究的難度。 圍繞雷達(dá)信號(hào)處理和圖像顯示,本次課題設(shè)計(jì)主要做了如下工作: 1.對(duì)CORDIC算法進(jìn)行分析和研究,以及它在雷達(dá)信號(hào)處理和圖像顯示中的影響。 2.成功用硬件描述語(yǔ)言在Xilinx公司軟件ISE的環(huán)境下編寫(xiě)代碼,在Synplify和Modelsim上做了綜合和仿真。 3.對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行精度和速度分析。 4.對(duì)雷達(dá)信號(hào)處理和圖像顯示的相關(guān)算法進(jìn)行分析和研究。 5.從實(shí)例分析IP core的特點(diǎn),對(duì)算法研究的影響和IP core在雷達(dá)信號(hào)處理和圖像顯示中的應(yīng)用。 最終在實(shí)踐環(huán)節(jié),成功利用CORDIC算法,在FPGA上實(shí)現(xiàn)可重用的IP core,這些IP core能夠以很高的精度實(shí)現(xiàn)一些基本函數(shù)和運(yùn)算,在雷達(dá)信號(hào)處理與圖像顯示中起到很大的作用。
標(biāo)簽: FPGA 雷達(dá)信號(hào)處理 圖像顯示
上傳時(shí)間: 2013-07-16
上傳用戶(hù):steele
研制發(fā)射微小衛(wèi)星,是我國(guó)利用空間技術(shù)服務(wù)經(jīng)濟(jì)建設(shè)、造福人類(lèi)的重要途徑。現(xiàn)代微小衛(wèi)星在短短20年里能取得長(zhǎng)足的發(fā)展,主要取決于微小衛(wèi)星自身的一系列特點(diǎn):重量輕,體積小,成本低,性能高,安全可靠,發(fā)射方便、快捷靈活等。在衛(wèi)星通信系統(tǒng)中,由于傳輸信道的多徑和各種噪聲的影響,信號(hào)在接收端會(huì)引起差錯(cuò),通過(guò)信道編碼環(huán)節(jié),可對(duì)這些不可避免的差錯(cuò)進(jìn)行檢測(cè)和糾正。 在微小衛(wèi)星通信鏈路中,信道編碼器的任務(wù)是差錯(cuò)控制。本文采用符合空間數(shù)據(jù)系統(tǒng)咨詢(xún)委員會(huì)CCSDS標(biāo)準(zhǔn)的鏈接碼進(jìn)行信道編碼,即內(nèi)碼為(2,1,6)的卷積碼,外碼為(255,223)的RS碼,中間進(jìn)行交織操作。其中,里德-索羅蒙碼(簡(jiǎn)稱(chēng)RS碼)是一種重要的非二進(jìn)制BCH碼,是分組碼中糾錯(cuò)能力最強(qiáng)的糾錯(cuò)碼,一次可以糾正多個(gè)突發(fā)錯(cuò)誤,廣泛地用于空間通信中。 本文針對(duì)南京航空航天大學(xué)自行研制的微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求,在用SystemView和C語(yǔ)言仿真的基礎(chǔ)上,用硬件描述語(yǔ)言Verilog設(shè)計(jì)了RS(255,223)編碼器和譯碼器,使用Modelsim軟件進(jìn)行了功能仿真,并通過(guò)Xilinx公司的軟件ISE對(duì)設(shè)計(jì)進(jìn)行綜合、布局布線,最后生成可下載的比特流文件下載到Xilinx公司的型號(hào)為XC3S2000的FPGA芯片中,完成了電路的設(shè)計(jì)并實(shí)現(xiàn)了編碼譯碼的功能,表明本文設(shè)計(jì)的信道編解碼器的正確性和實(shí)用性,滿足了微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求。
上傳時(shí)間: 2013-08-01
上傳用戶(hù):lili123
在數(shù)字化、信息化的時(shí)代,數(shù)字集成電路應(yīng)用得非常廣泛。隨著微電子技術(shù)和工藝的發(fā)展,數(shù)字集成電路從電子管、晶體管、中小規(guī)模集成電路、超大規(guī)模集成電路(VLSIC)逐步發(fā)展到今天的專(zhuān)用集成電路(ASIC)。但是ASIC因其設(shè)計(jì)周期長(zhǎng),改版投資大,靈活性差等缺陷制約著它的應(yīng)用范圍。可編程邏輯器件的出現(xiàn)彌補(bǔ)了ASIC的缺陷,使得設(shè)計(jì)的系統(tǒng)變得更加靈活,設(shè)計(jì)的電路體積更加小型化,重量更加輕型化,設(shè)計(jì)的成本更低,系統(tǒng)的功耗也更小了。FPGA是英文Field Programmable Gate Array的縮寫(xiě),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPID等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 本論文撰寫(xiě)的是用FPGA來(lái)實(shí)現(xiàn)無(wú)人小飛機(jī)系統(tǒng)中基帶信號(hào)的處理過(guò)程。整個(gè)信號(hào)處理過(guò)程全部采用VHDL硬件描述語(yǔ)言來(lái)設(shè)計(jì),并用Modelsim仿真系統(tǒng)功能進(jìn)行調(diào)試,最后使用了Xilinx 公司可編程的FPGA芯片XC2S100完成,滿足系統(tǒng)設(shè)計(jì)的要求。 本文首先研究和討論了無(wú)線通信系統(tǒng)中基帶信號(hào)處理的總體結(jié)構(gòu),接著詳細(xì)闡述了各個(gè)模塊的設(shè)計(jì)原理和方法,以及FPGA結(jié)果分析,最后就關(guān)鍵技術(shù)和難點(diǎn)作了詳細(xì)的分析和研究。本文的最大特色是整個(gè)系統(tǒng)全部采用FPGA的方法來(lái)設(shè)計(jì)實(shí)現(xiàn),修改靈活,體積小,功耗小。本系統(tǒng)的設(shè)計(jì)包括了數(shù)字鎖相環(huán)、糾錯(cuò)編解碼、碼組交織、擾碼加入、巴克碼插入、幀同步識(shí)別、DPSK調(diào)制解調(diào)及選擇了整體的時(shí)序,所有的組成部分都經(jīng)過(guò)了反復(fù)地修改和調(diào)試,取得了良好的數(shù)據(jù)處理效果,其關(guān)鍵之處與難點(diǎn)都得到了妥善地解決。本文分別在發(fā)射部分(編碼加調(diào)制)和接收部分(解調(diào)加解碼)相獨(dú)立和相聯(lián)系的情況下,獲得了仿真與實(shí)測(cè)結(jié)果。
標(biāo)簽: FPGA 無(wú)線通信系統(tǒng)
上傳時(shí)間: 2013-07-05
上傳用戶(hù):acon
本文完成了一種高速高性能數(shù)字脈沖壓縮處理器的設(shè)計(jì)和FPGA實(shí)現(xiàn),包括系統(tǒng)架構(gòu)設(shè)計(jì)、方案論證及仿真、算法實(shí)現(xiàn)、結(jié)果的測(cè)試等。 緒論部分首先闡明了本課題研究的背景和意義,概述了雷達(dá)數(shù)字脈沖壓縮系統(tǒng)的主要研究?jī)?nèi)容,關(guān)鍵技術(shù)及其發(fā)展趨勢(shì),然后介紹了數(shù)字脈沖壓縮系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)的要求,最后給出了本文的主要研究?jī)?nèi)容。 第二章敘述了線性調(diào)頻信號(hào)脈沖壓縮的基本原理,對(duì)系統(tǒng)設(shè)計(jì)的實(shí)現(xiàn)方法進(jìn)行了實(shí)時(shí)性方面的論證,并基于MATLAB做了仿真分析。 第三章從數(shù)字系統(tǒng)結(jié)構(gòu)化設(shè)計(jì)方面將本系統(tǒng)劃分為三個(gè)部分:輸入部分、脈壓計(jì)算部分、輸出部分,并在流程圖中對(duì)各部分所要實(shí)現(xiàn)的功能做了介紹。 第四章首先總結(jié)了數(shù)字脈沖壓縮的實(shí)現(xiàn)途徑;提出了基于自定制浮點(diǎn)數(shù)據(jù)格式和分時(shí)復(fù)用蝶型結(jié)構(gòu)的數(shù)字脈沖壓縮系統(tǒng)設(shè)計(jì)思想,對(duì)其關(guān)鍵技術(shù)進(jìn)行了深入的研究。 第五章對(duì)輸入輸出模塊的功能做了詳細(xì)的描述,設(shè)計(jì)了具體的結(jié)構(gòu)和電路。 第六章針對(duì)系統(tǒng)的測(cè)試驗(yàn)證,提出面向SOC的模塊驗(yàn)證和系統(tǒng)軟硬協(xié)同驗(yàn)證的驗(yàn)證策略。通過(guò)Link for Modelsim工具,實(shí)現(xiàn)MATAB與Modelsim之間對(duì)VHDL代碼的聯(lián)合仿真測(cè)試,通過(guò)在線邏輯分析工具ChipScope,完成系統(tǒng)的片上測(cè)試,并分析系統(tǒng)的性能,證明系統(tǒng)的可實(shí)用性。滿足設(shè)計(jì)的要求。 本文研制的數(shù)字脈沖壓縮處理器具有動(dòng)態(tài)范圍大、處理精度高、處理能力強(qiáng)、體積小、重量輕、實(shí)時(shí)性好的優(yōu)點(diǎn),為設(shè)計(jì)高性能的現(xiàn)代雷達(dá)信號(hào)處理系統(tǒng)提供了可靠的保證。
標(biāo)簽: 線性調(diào)頻信號(hào) 脈沖壓縮
上傳時(shí)間: 2013-07-01
上傳用戶(hù):lingduhanya
8051系列是至今為止最成功的單片機(jī)之一,在FPGA平臺(tái)上研究帶硬件浮點(diǎn)運(yùn)算器的8051是對(duì)其在SoC及專(zhuān)用化的方向上的一次邁進(jìn)。文章首先介紹了8051的基本架構(gòu),包括硬件模塊、指令系統(tǒng)、內(nèi)存分配以及基本外設(shè)。然后講解了在設(shè)計(jì)8051時(shí)如何劃分模塊,每個(gè)模塊的功能與設(shè)計(jì),同時(shí)也介紹了如何設(shè)計(jì)流水線來(lái)加速8051的處理速度。對(duì)于浮點(diǎn)運(yùn)算器,文章介紹了IEEE浮點(diǎn)數(shù)的表示方法,包括各種特殊值的表示方法以及作用。在探討浮點(diǎn)運(yùn)算器設(shè)計(jì)的時(shí)候首先是給出了模塊的劃分及其實(shí)現(xiàn)的功能,然后以生動(dòng)的實(shí)例介紹了加減乘除四種浮點(diǎn)運(yùn)算的算法。在介紹完8051與浮點(diǎn)運(yùn)算器設(shè)計(jì)以后,文章介紹了如何將浮點(diǎn)運(yùn)算器集成到8051上,包括硬件上的數(shù)據(jù)線接口和控制線接口,以及軟件中如何運(yùn)用硬件浮點(diǎn)運(yùn)算器。最后文章給出了此設(shè)計(jì)在ModelSim上的仿真結(jié)果以及在CyclonelIFPGA芯片上的驗(yàn)證過(guò)程,可以清楚地看到,與KeilC51軟件庫(kù)的浮點(diǎn)運(yùn)算相比,加法運(yùn)算從186個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期,減法運(yùn)算從200個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期,乘法運(yùn)算從241個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期,而除法則由原來(lái)的¨lO個(gè)時(shí)鐘周期減少到4個(gè)時(shí)鐘周期,可見(jiàn)硬件浮點(diǎn)運(yùn)算器使8051在運(yùn)算能力上有了質(zhì)的提高。 筆者也在“Google”和“百度”搜索引擎上,以及“維普數(shù)據(jù)論文網(wǎng)’’上搜索過(guò),都沒(méi)有發(fā)現(xiàn)有類(lèi)似的設(shè)計(jì),帶硬件浮點(diǎn)運(yùn)算器的8051可謂是一次創(chuàng)新,希望在實(shí)際應(yīng)用中能有用武之地。
標(biāo)簽: FPGA 8051 硬件 浮點(diǎn)運(yùn)算器
上傳時(shí)間: 2013-04-24
上傳用戶(hù):13081287919
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問(wèn)題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問(wèn)題,如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障,會(huì)引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個(gè)問(wèn)題。因此,利用FPGA開(kāi)發(fā)技術(shù),實(shí)現(xiàn)智能控制器算法的芯片化,使之能夠廣泛的用于各種場(chǎng)合,具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn),總結(jié)FPGA設(shè)計(jì)技術(shù)及開(kāi)發(fā)流程,指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計(jì),降低設(shè)計(jì)難度,是擴(kuò)展設(shè)計(jì)功能、提高芯片性能和產(chǎn)品性?xún)r(jià)比的關(guān)鍵。控制系統(tǒng)由四個(gè)模塊組成,主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計(jì)結(jié)構(gòu)類(lèi)型和特點(diǎn)的基礎(chǔ)上,提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計(jì)方法。在PID算法與FPGA的運(yùn)算器邏輯映像過(guò)程中,采用將補(bǔ)碼的加法器代替減法器設(shè)計(jì),增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理,進(jìn)行不同數(shù)據(jù)類(lèi)型的整數(shù)歸一化等不同角度的處理方法融合為一體,可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語(yǔ)言相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了PID控制器,用Modelsim仿真驗(yàn)證了設(shè)計(jì)結(jié)果的正確性,用Synplify Pro進(jìn)行電路綜合,在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線,最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求,論文設(shè)計(jì)完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對(duì)象,以EP1C3T144 FPGA為核心,構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0~400℃的條件下,實(shí)驗(yàn)結(jié)果表明,達(dá)到無(wú)超調(diào)的穩(wěn)定控制要求,為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計(jì)難度提供了有效的方法。
上傳時(shí)間: 2013-05-24
上傳用戶(hù):gyq
回波抵消器在免提電話、無(wú)線產(chǎn)品、IP電話、ATM語(yǔ)音服務(wù)和電話會(huì)議等系統(tǒng)中,都有著重要的應(yīng)用。在不同應(yīng)用場(chǎng)合對(duì)回波抵消器的要求并不完全相同,本文主要研究應(yīng)用于電話系統(tǒng)中的電回波抵消器。電回波是由于語(yǔ)音信號(hào)在電話網(wǎng)中傳輸時(shí)由于阻抗不匹配而產(chǎn)生的。 傳統(tǒng)回波抵消器主要是基于通用DSP處理器實(shí)現(xiàn)的,這種回波抵消器在系統(tǒng)實(shí)時(shí)性要求不高的場(chǎng)合能很好的滿足回波抵消的性能要求,但是在實(shí)時(shí)性要求較高的場(chǎng)合,其處理速度等性能方面已經(jīng)不能滿足系統(tǒng)高速、實(shí)時(shí)的需要。現(xiàn)代大容量、高速度的FPGA的出現(xiàn),克服了上訴方案的諸多不足。用FPGA來(lái)實(shí)現(xiàn)數(shù)字信號(hào)處理可以很好地解決并行性和速度問(wèn)題,且其靈活的可配置特性使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測(cè)試和硬件升級(jí)。 本文研究目標(biāo)是如何在FPGA芯片上實(shí)現(xiàn)回波抵消器,完成的主要工作有: (1)深入研究了回波抵消器各模塊算法,包括自適應(yīng)濾波算法、遠(yuǎn)端檢測(cè)算法、雙講檢測(cè)算法、NLP算法、舒適噪聲產(chǎn)生算法,并實(shí)現(xiàn)了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設(shè)計(jì)流程與實(shí)現(xiàn)方法,并利用硬件描述語(yǔ)言Verilog HDL實(shí)現(xiàn)了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環(huán)境下對(duì)該系統(tǒng)進(jìn)行模塊級(jí)和系統(tǒng)級(jí)的功能仿真、時(shí)序仿真和驗(yàn)證。并在FPGA硬件平臺(tái)上實(shí)現(xiàn)了該系統(tǒng)。 (4)根據(jù)ITU-T G.168的標(biāo)準(zhǔn)和建議,對(duì)設(shè)計(jì)進(jìn)行了大量的主、客測(cè)試,各項(xiàng)測(cè)試結(jié)果均達(dá)到或優(yōu)于G.168的要求。
上傳時(shí)間: 2013-06-23
上傳用戶(hù):123啊
密集型的矩陣運(yùn)算在信號(hào)處理和圖像處理中被廣泛應(yīng)用,而且往往需要系統(tǒng)進(jìn)行實(shí)時(shí)運(yùn)算,這就需要系統(tǒng)具有很高的吞吐率。因此尋找矩陣運(yùn)算的高速實(shí)現(xiàn)方法是很有意義的。FPGA的運(yùn)算速度快并且可以并行運(yùn)算,和其它矩陣運(yùn)算的實(shí)現(xiàn)方式相比,F(xiàn)PGA有其獨(dú)特的優(yōu)勢(shì)。本文主要設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的各種矩陣運(yùn)算模塊。 本文首先介紹了矩陣運(yùn)算的特點(diǎn)和原理,接著討論了FPGA浮點(diǎn)運(yùn)算單元的VHDL設(shè)計(jì)方法,在此基礎(chǔ)上,設(shè)計(jì)了矩陣相乘累加、三角矩陣求逆和一般矩陣分解求逆的運(yùn)算模塊,給出矩陣階數(shù)擴(kuò)大時(shí)各種矩陣運(yùn)算的分塊實(shí)現(xiàn)方法。然后在ModelSim環(huán)境下仿真了一般矩陣的求逆模塊,與Maflab仿真結(jié)果比較,分析了運(yùn)算精度、時(shí)間復(fù)雜度和資源占用情況,在Virtex-4系列FPGA硬件平臺(tái)上進(jìn)行了調(diào)試和測(cè)試,并通過(guò)USB接口將矩陣運(yùn)算結(jié)果送入PC機(jī),驗(yàn)證了基于FPGA矩陣運(yùn)算的正確性和可行性。最后對(duì)矩陣求逆模塊在雷達(dá)信號(hào)中的應(yīng)用作了簡(jiǎn)單介紹。
上傳時(shí)間: 2013-07-20
上傳用戶(hù):561596
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1