精品五月天堂,69久久夜色精品国产69乱青草,高清av一区二区

minishell源碼

基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼

基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等

標(biāo)簽： Verilog FPGA HDL 多功能

上傳時(shí)間： 2013-08-18

上傳用戶：問(wèn)題問(wèn)題
s3c2410開(kāi)發(fā)板cpld源碼

s3c2410開(kāi)發(fā)板cpld源碼，希望有些參考價(jià)值

標(biāo)簽： s3c2410 cpld 開(kāi)發(fā)板源碼

上傳時(shí)間： 2013-08-20

上傳用戶：wtrl
FPGA RSIC CPU設(shè)計(jì)文檔和源碼是EDA中對(duì)CPU設(shè)計(jì)非常好用的程序

FPGA RSIC CPU設(shè)計(jì)文檔和源碼是EDA中對(duì)CPU設(shè)計(jì)非常好用的程序

標(biāo)簽： CPU FPGA RSIC EDA

上傳時(shí)間： 2013-08-21

上傳用戶：cppersonal
通過(guò)fpga產(chǎn)生時(shí)鐘的VHDL源碼

通過(guò)fpga產(chǎn)生時(shí)鐘的VHDL源碼，QII7.1下調(diào)試通過(guò)

標(biāo)簽： fpga VHDL 時(shí)鐘源碼

上傳時(shí)間： 2013-08-24

上傳用戶：wtrl
ACTEL A3P StartKit FPGA開(kāi)發(fā)全套文擋（含測(cè)試源碼）

ACTEL A3P StartKit FPGA開(kāi)發(fā)全套文擋（含測(cè)試源碼）

標(biāo)簽： StartKit ACTEL FPGA A3P

上傳時(shí)間： 2013-08-28

上傳用戶：litianchu
FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航光盤(pán)內(nèi)附源碼

FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航光盤(pán)內(nèi)附源碼

標(biāo)簽： FPGA 數(shù)字電子開(kāi)發(fā)實(shí)例導(dǎo)航

上傳時(shí)間： 2013-08-28

上傳用戶：r5100
基于FPGA＋DDS的MSK數(shù)字調(diào)制源設(shè)計(jì)

基于FPGA＋DDS的MSK數(shù)字調(diào)制源設(shè)計(jì) 通信中的DDS技術(shù)應(yīng)用

標(biāo)簽： FPGA DDS MSK 數(shù)字調(diào)制

上傳時(shí)間： 2013-08-29

上傳用戶：r5100
采用FPGA模擬高動(dòng)態(tài)GPS信號(hào)源中的C／A碼產(chǎn)生器

本文：采用了FPGA方法來(lái)模擬高動(dòng)態(tài)(Global Position System GPS)信號(hào)源中的C／A碼產(chǎn)生器。C／A碼在GPS中實(shí)現(xiàn)分址、衛(wèi)星信號(hào)粗捕和精碼(P碼)引導(dǎo)捕獲起著重要的作用，通過(guò)硬件描述語(yǔ)言VERILOG在ISE中實(shí)現(xiàn)電路生成，采用MODELSIM、SYNPLIFY工具分別進(jìn)行仿真和綜合。

標(biāo)簽： FPGA GPS 模擬動(dòng)態(tài)

上傳時(shí)間： 2013-08-31

上傳用戶：pwcsoft
fpga實(shí)現(xiàn)CAN總線控制器源碼(含詳細(xì)說(shuō)明)

fpga實(shí)現(xiàn)ＣＡＮ總線控制器源碼,每個(gè)項(xiàng)目都有說(shuō)明文件，介紹使用方法。

標(biāo)簽： fpga CAN 總線控制器源碼

上傳時(shí)間： 2013-08-31

上傳用戶：1079836864
實(shí)現(xiàn)音樂(lè)播放的FPGA的實(shí)驗(yàn)源碼（Verilog語(yǔ)言）

這是一個(gè)FPGA的實(shí)驗(yàn)源碼，可以實(shí)現(xiàn)對(duì)一段音樂(lè)的播放。用Verilog語(yǔ)言編寫(xiě)的，對(duì)初學(xué)者會(huì)有一定的幫助。

標(biāo)簽： Verilog FPGA 音樂(lè)播放實(shí)驗(yàn)

上傳時(shí)間： 2013-09-01

上傳用戶：13215175592

主站蜘蛛池模板：湖州市| 治多县| 彩票| 苏尼特左旗| 肥西县| 农安县| 响水县| 武鸣县| 内丘县| 通州市| 榕江县| 醴陵市| 广河县| 西盟| 手游| 宣武区| 新和县| 蒙自县| 射洪县| 师宗县| 宁陕县| 海丰县| 大荔县| 英吉沙县| 隆尧县| 上林县| 连云港市| 巩留县| 萨嘎县| 孝昌县| 榆树市| 贡觉县| 贡山| 太仆寺旗| 壤塘县| 黔西县| 靖宇县| 巴彦淖尔市| 宝山区| 昭苏县| 大邑县|