<pre id="mkmki"></pre> 復(fù)位開關(guān)： 兩腳的。主板上對應(yīng)位置的插針附近的英文縮寫一般為RESET、RST、RS或RE等。不分正負(fù)，插反了也一樣有效。 電源燈： 連線也是兩腳插頭，其中一根連線一般用綠色表示，另一根連線為
上傳時間： 2013-04-24
上傳用戶：ve3344
STM32 ARM7 MCU STM3210E的板級函數(shù)API庫
標(biāo)簽： FWLib
上傳時間： 2013-05-20
上傳用戶：y562413679
目前運(yùn)動控制主要有兩種實(shí)現(xiàn)方式,一是使用PLC加運(yùn)動控制模塊來實(shí)現(xiàn)：二是使用PC加運(yùn)動控制卡來實(shí)現(xiàn)。兩者各有優(yōu)缺點(diǎn),但兩者有以下共同的缺點(diǎn)：一是由于它們兒乎都是采用通用微控制器(MCU和DSP)來實(shí)現(xiàn)電機(jī)控制,由于受CPU速度的限制,以及CPU的多個進(jìn)程同時處理,故無法在控制精度和控制速度比較高的場合中應(yīng)用。二是它們的設(shè)計只是把運(yùn)動控制部件當(dāng)作系統(tǒng)的一個部分,如果要完成一個機(jī)械設(shè)備的完整控制,還需要輔助有其他的數(shù)字量/模擬量控制設(shè)備。這樣在提高了系統(tǒng)成本的同時,也降低了系統(tǒng)的可靠性。 論文設(shè)計了一種基于ARM+CPLD的高速運(yùn)動控制器,該控制器采用高速的CPLD處理器來完成電機(jī)的閉環(huán)控制,輔助以NXP的32位ARM7TDMI處理器LPC231X來實(shí)現(xiàn)復(fù)雜的運(yùn)動規(guī)劃,使得運(yùn)動控制精度更高、速度更快、運(yùn)動更加平穩(wěn)；同時為系統(tǒng)擴(kuò)展了常規(guī)運(yùn)動控制卡不具備的通用I/O接口,除開4軸運(yùn)動控制所需要的8點(diǎn)高速脈沖輸入和8點(diǎn)高速脈沖輸出外,系統(tǒng)具有24點(diǎn)數(shù)字量輸入(可選共陰或共陽),25點(diǎn)繼電器輸出,僅一臺這樣的專用設(shè)備就可以完成4軸運(yùn)動控制和設(shè)備上其它開關(guān)量控制。 系統(tǒng)采用可移植的軟、硬件設(shè)計。硬件上以運(yùn)動控制部件為核心,可以方便的在ARM處理器預(yù)留的資源上擴(kuò)展出數(shù)字輸入,數(shù)字輸出,AD輸入,DA輸出等常用功能模塊。系統(tǒng)軟件構(gòu)架如下：在最上層,系統(tǒng)采用μC/OS-Ⅱ操作系統(tǒng)來完成系統(tǒng)任務(wù)調(diào)度；在底層,將底層設(shè)備的操作打包編寫成底層驅(qū)動的形式,可直接供用戶程序調(diào)用；在中間層,可根據(jù)不同的用戶要求編寫用戶程序,再將其傳遞給μC/OS-Ⅱ來調(diào)度該用戶程序。 將該運(yùn)動控制器應(yīng)用于工業(yè)應(yīng)用中的套標(biāo)機(jī),在對套標(biāo)機(jī)進(jìn)行運(yùn)動分解之后,結(jié)合套標(biāo)機(jī)的電氣特性,很好的實(shí)現(xiàn)了運(yùn)動控制器在套標(biāo)機(jī)上的二次開發(fā),滿足了套標(biāo)機(jī)在現(xiàn)場中的應(yīng)用。
標(biāo)簽： ARMCPLD 運(yùn)動控制器
上傳時間： 2013-04-24
上傳用戶：牛津鞋
在日益發(fā)展的電子技術(shù)和各行業(yè)對系統(tǒng)安全需求不斷提高的刺激下，原有基于X86系統(tǒng)架構(gòu)機(jī)車監(jiān)控顯示系統(tǒng)逐漸暴露出越來越多的缺陷，研制新型的機(jī)車監(jiān)控顯示系統(tǒng)成為一種必然的趨勢，而不斷發(fā)展的MCU技術(shù)、嵌入式Linux、制造工藝等也給新型機(jī)車監(jiān)控顯示系統(tǒng)的研制提供了技術(shù)保障。 本課題針對目前鐵路運(yùn)營對安全、快速、準(zhǔn)點(diǎn)等特性要求的不斷提高，研究基于ARM的機(jī)車監(jiān)控顯示系統(tǒng)，設(shè)計出具有高可靠性、高效能、可維護(hù)性強(qiáng)的機(jī)車監(jiān)控顯示系統(tǒng)。 本文首先分析了嵌入式技術(shù)發(fā)展現(xiàn)狀及其發(fā)展趨勢，對ARM技術(shù)的特點(diǎn)及其在嵌入式領(lǐng)域的應(yīng)用進(jìn)行了深入研究；進(jìn)而，分析了國內(nèi)現(xiàn)有基于PC/104總線模式擴(kuò)展的機(jī)車監(jiān)控顯示系統(tǒng)的優(yōu)缺點(diǎn)以及國外先進(jìn)機(jī)車監(jiān)控顯示系統(tǒng)的發(fā)展現(xiàn)狀及技術(shù)特點(diǎn)。對如何有效提高系統(tǒng)的可靠性、可操作性進(jìn)行了深入的研究，提出了利用ARM處理器與嵌入式操作系統(tǒng)Linux實(shí)現(xiàn)高可靠性機(jī)車監(jiān)控顯示系統(tǒng)的思路，并在此思路指導(dǎo)下完成了基本研究和具體設(shè)計。 在完成樣機(jī)試制后，結(jié)合鐵路產(chǎn)品的高可靠性要求，本文最后對影響系統(tǒng)可靠性的若干性能指標(biāo)進(jìn)行了測試：高低溫測試、靜電放電測試、EMC測試、絕緣耐壓測試、振動測試等，并對設(shè)計過程中一些欠考慮的因素提出了解決方案。實(shí)際測試表明，基于ARM技術(shù)的機(jī)車監(jiān)控顯示系統(tǒng)滿足我國鐵路未來若干年監(jiān)控安全的需要。
標(biāo)簽： ARM 機(jī)車監(jiān)控 顯示系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：lanwei
給大家一個stc 雙串口的mcu STC12C5A60S2資料，剛開始為了保密stc還不對外公開發(fā)布
上傳時間： 2013-05-16
上傳用戶：梧桐
主要介紹一種基于Philips 公司的MF RC500 的射頻識別讀寫器的設(shè)計：首先介紹系統(tǒng)的組成以及MF RC500的特性,接著給出天線的設(shè)計規(guī)范,最后給出MCU 89C52與MF RC500的接口
上傳時間： 2013-05-20
上傳用戶：hzy5825468
嵌入式系統(tǒng)產(chǎn)品開發(fā)現(xiàn)已成為IT產(chǎn)業(yè)的主流發(fā)展方向之一，在不同應(yīng)用領(lǐng)域的嵌入式系統(tǒng)產(chǎn)品開發(fā)中，都涉及到的一個共性關(guān)鍵技術(shù)是：嵌入式系統(tǒng)開發(fā)平臺的研究與設(shè)計。 本文密切結(jié)合實(shí)際科研項目，采用軟、硬件協(xié)同設(shè)計的研究方法，設(shè)計了一套基于ARM微處理器架構(gòu)的嵌入式系統(tǒng)開發(fā)平臺，為應(yīng)用系統(tǒng)的開發(fā)者完成了大部分共性的底層設(shè)計工作，并針對現(xiàn)代酒店客房管理與控制系統(tǒng)的功能要求，以此平臺為基礎(chǔ)，開發(fā)了一個樓層機(jī)控制系統(tǒng)，并成功運(yùn)用于深圳某國際大酒店的客房控制系統(tǒng)中，驗證了本文研發(fā)成果的有效性和推廣應(yīng)用價值。 論文首先分析了當(dāng)前國內(nèi)外嵌入式系統(tǒng)的研究現(xiàn)狀，然后研究了基于S3C44BOX開發(fā)板的硬件設(shè)計和實(shí)現(xiàn)過程，分別給出了電源模塊、MCU核心模塊、存儲器模塊、I/O接口模塊、通信接口模塊、調(diào)試以及系統(tǒng)擴(kuò)展接口等主要模塊的設(shè)計方法和電氣原理圖；使用CPLD實(shí)現(xiàn)了多功能JTAG調(diào)試器，在SDT環(huán)境下完成了硬件調(diào)試工作；研究了嵌入式操作系統(tǒng)的移植技術(shù)，針對VxWorks操作系統(tǒng)下載與應(yīng)用，開發(fā)了適用于S3C44BOX的板級支持包，成功完成了BootRom和VxWorks兩種映像的生成和加載；在論文的最后，研究了本平臺在酒店客房控制系統(tǒng)中的實(shí)際應(yīng)用方法，設(shè)計其作為樓層機(jī)的實(shí)現(xiàn)方案，討論了網(wǎng)絡(luò)通信與控制的工作原理，并給出了主要程序的流程圖。
標(biāo)簽： ARM 架構(gòu) 嵌入式 平臺設(shè)計
上傳時間： 2013-06-02
上傳用戶：banyou
瑞芯Rknano主要技術(shù)參數(shù) ARM + Hardware Accelerator ，最大主頻120M 支持8/16位LCD，支持MCU屏，最大分辨率160x128 支持SD、I2S、I2C接口，內(nèi)置PWM控制器 8bit ECC NAND FLASH控制器，支持4片選，SLC/MCL
標(biāo)簽： Rknano 瑞芯 技術(shù)參數(shù)
上傳時間： 2013-04-24
上傳用戶：christopher
本文主要介紹了如何運(yùn)用可編程邏輯器件(FPGA)實(shí)現(xiàn)電機(jī)的變頻調(diào)速控制系統(tǒng)。 目前，電機(jī)控制芯片主要有兩種選擇。一種是專用集成芯片(ASIC)，一種是單片機(jī)(MCU)或數(shù)字信號處理器(DSP)。而FPGA的數(shù)字資源豐富、工作頻率高、可在系統(tǒng)編程等特點(diǎn)使得開發(fā)靈活、開發(fā)周期相對短，可以取代前二種通用的方式。本文利用80C196KC和FPGA控制感應(yīng)電機(jī)，簡化了硬件和軟件設(shè)計，并充分利用了FPGA的快速性，利用FPGA，除本身可以用來控制電機(jī)以外：可以制成通用的“IP核”應(yīng)用到MCU(或DSP)，或是作為片內(nèi)外設(shè)，這樣就節(jié)約了片內(nèi)資源；另外，它還是ASIC設(shè)計的驗證的必經(jīng)階段，這是本文選題和工作的意義。本文設(shè)計的FPGA調(diào)速控制系統(tǒng)以及2個IP核，下載到芯片，通過驗證。 本文第一章緒論介紹了可編程邏輯器件的發(fā)展、應(yīng)用，以及EDA的發(fā)展歷程，還介紹了ASIC等。針對FPGA的快速發(fā)展，論述了它在變頻調(diào)速技術(shù)應(yīng)用中的優(yōu)勢。 第二章介紹了交流電動機(jī)變頻調(diào)速技術(shù)及其相關(guān)技術(shù)的發(fā)展和應(yīng)用情況。著重介紹了電壓空間矢量調(diào)制方式，以及矢量控制技術(shù)、技術(shù)發(fā)展。 第三章詳細(xì)介紹了SVPWM調(diào)速系統(tǒng)整個系統(tǒng)的FPGA設(shè)計，給出了設(shè)計思路、具體方案、邏輯時序分析；最后給出了軟件仿真結(jié)果和實(shí)驗波形對照。文中還給出了SVPWM調(diào)速系統(tǒng)運(yùn)用的FPGA設(shè)計結(jié)果，驅(qū)動電機(jī)，得到實(shí)驗波形。論證了FPGA在調(diào)速系統(tǒng)應(yīng)用中的可行性和意義。 第四章介紹了作者針對課題相關(guān)的一些內(nèi)容所設(shè)計出的IP核，給出的實(shí)驗結(jié)果等。 論文最后，對本課題所做的工作進(jìn)行了簡單的總結(jié)。
標(biāo)簽： FPGA 全數(shù)字 交流變頻 調(diào)速系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：zhaiyanzhong
ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強(qiáng)、設(shè)計更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計——求取實(shí)驗用BCH碼的生成多項式和校驗多項式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯碼電路的方法——建立可重構(gòu)糾錯碼硬件電路算法并進(jìn)行實(shí)驗驗證;(4)在可重構(gòu)糾錯碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實(shí)現(xiàn)糾錯碼的各個功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯碼電路的EHW的各個控制功能塊.在實(shí)驗方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計方法建立了循環(huán)糾錯碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計方法對實(shí)際的進(jìn)化硬件設(shè)計具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<bdo id="mmsmw"></bdo>