<rt id="oyoes"></rt>
<button id="oyoes"></button> 數(shù)字信號處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一.目前,數(shù)字信號處理廣泛應(yīng)用于通信、雷達、聲納、語音與圖像處理等領(lǐng)域.而數(shù)字信號處理算法的硬件實現(xiàn)一般來講有三種方式:用于通用目的的可編程DSP芯片;用于特定目的的固定功能DSP芯片組和ASIC;可以由用戶編程的FPGA芯片.隨著微電子技術(shù)的發(fā)展,采用現(xiàn)場可編程門陣列FPGA進行數(shù)字信號處理得到了飛速發(fā)展,FPGA正在越來越多地代替ASIC和PDSP用作前端數(shù)字信號處理的運算.該文主要探討了基于FPGA數(shù)字信號處理的實現(xiàn).首先詳細闡述了數(shù)字信號處理的理論基礎(chǔ),重點討論了離散傅立葉變換算法原理,由于快速傅立葉變換算法在實際中得到了廣泛的應(yīng)用,該文給出了基-2FFT算法原理、討論了按時間抽取FFT算法的特點.該論文對硬件描述語言的描述方法和風(fēng)格做了一定的探討,介紹了硬件描述語言的開發(fā)環(huán)境maxplusii.在此基礎(chǔ)上,該論文詳細闡述了數(shù)字集成系統(tǒng)的高層次設(shè)計方法,討論了數(shù)字系統(tǒng)設(shè)計層次的劃分和數(shù)字系統(tǒng)的自頂向下的設(shè)計方法,探討了數(shù)字集成系統(tǒng)的系統(tǒng)級設(shè)計和寄存器傳輸級設(shè)計,描述了數(shù)字集成系統(tǒng)的高層次綜合方法.最后該文描述了數(shù)字信號處理系統(tǒng)結(jié)構(gòu)的實現(xiàn)方法,指出常見的高速、實時信號處理系統(tǒng)的四種結(jié)構(gòu);由于FFT算法在數(shù)字信號處理中占有重要的地位,所以該文提出了用FPGA實現(xiàn)FFT的一種設(shè)計思想,給出了總體實現(xiàn)框圖;重點設(shè)計實現(xiàn)了FFT算法中的蝶形處理單元,采用了一種高效乘法器算法設(shè)計實現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器,從而提高了蝶形處理器的運算速度,降低了運算復(fù)雜度.
標(biāo)簽： FPGA 數(shù)字信號處理 中的應(yīng)用
上傳時間： 2013-05-23
上傳用戶：Divine
高級FPGA教學(xué)實驗指導(dǎo)書－邏輯設(shè)計部分.pdf QuatusII5.0 是Altera 公司的最新產(chǎn)品。maxplusii 是一套非常成功的PLD 開發(fā)軟件，雖然QuartusII 已經(jīng)推出了4 年，并且Altera 宣布不再對maxplusii 進行升級，但至今仍有非常多的工程師在使用maxplusii。 Altera 在QuartusII 中允許將軟件界面設(shè)置為maxplusii 風(fēng)格，以吸引maxplusii 的用戶轉(zhuǎn)向QuartusII。
標(biāo)簽： FPGA 教學(xué)實驗 指導(dǎo)書 分
上傳時間： 2013-08-17
上傳用戶：life840315
硬件求解平方根源代碼加密 (硬件求解平方根的，將license添加到原有的maxplusii或QuartusII的license中就可以直接使用，但源代碼加密。altera提供 )
上傳時間： 2014-01-04
上傳用戶：qunquan
通過用硬件描述語言（VHDL）描述除法器，并進行模擬驗證，加深對二進制數(shù)運算方法的理解。 設(shè)計平臺：maxplusii 壓縮文件內(nèi)有詳細設(shè)計報告
上傳時間： 2015-04-08
上傳用戶：13160677563
通過對用硬件描述語言VHDL表示的某個專用部件（如中斷控制器、差錯控制碼編碼/譯碼器，此為譯碼器）的代碼分析，構(gòu)建它的邏輯結(jié)構(gòu)，加深對相關(guān)部件設(shè)計技術(shù)的理解。 試驗平臺：maxplusii
標(biāo)簽： VHDL 硬件描述語言 中斷控制器 差錯控制
上傳時間： 2015-04-08
上傳用戶：lps11188
用vhdl的4x4的數(shù)據(jù)選擇器，在maxplusii下編譯、仿真通過。是構(gòu)成大型數(shù)字電路的重要部件。適合vhdl初學(xué)者分析學(xué)習(xí)。
標(biāo)簽： vhdl 4x4 數(shù)據(jù)選擇器
上傳時間： 2015-04-13
上傳用戶：banyou
A率/u率 壓縮與解壓縮的IP核，。 # 由AHDL語言寫成，可在maxplusii和QuartusII中使用，源代碼加密。
上傳時間： 2015-06-19
上傳用戶：aysyzxzm
usb2.0的IP核，可在QuartusII或maxplusii環(huán)境下實現(xiàn)編譯和生成ip核
上傳時間： 2014-01-05
上傳用戶：duoshen1989
VHDL語言編寫一個汽車尾燈顯示的程序，在maxplusii平臺下運行，可以下載到芯片在實驗箱上可以看到不同情況下汽車尾燈的不同顯示
上傳時間： 2013-11-25
上傳用戶：ynsnjs
VHDL編程風(fēng)格，在maxplusii上的應(yīng)用，包括綜合器的設(shè)置，設(shè)計性能分析等
上傳時間： 2014-01-01
上傳用戶：wsf950131
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
