針對傳統(tǒng)的max-log-map譯碼算法時效性差、存儲空間開銷大的特點，本文對傳統(tǒng)的max-log-map譯碼算法進行了改進。改進的算法對前、后向度量使用了蝶形結(jié)構(gòu)圖，便于DSP實現(xiàn)；將原始幀均分為多個子塊，設(shè)計子塊間的并行運算以減小系統(tǒng)延遲；子塊內(nèi)采取進一步地優(yōu)化措施，以減小數(shù)據(jù)存儲量并提高譯碼速率。在DSP C6416平臺上的仿真結(jié)果表明了算法的可實現(xiàn)性與可靠性。
標簽： max-log-map DSP 譯碼算法
上傳時間： 2013-11-08
上傳用戶：a296386173
Max Log MAP decoding
標簽： decoding Max Log MAP
上傳時間： 2017-04-12
上傳用戶：kbnswdifs
max-log-map算法的C語言的實現(xiàn)，能計算出所需要的LLR，做出軟判決和硬判決。
標簽： max-log-map C語言 算法
上傳時間： 2017-06-10
上傳用戶：comua
max-log-map,DVB-RCS,Turbo,譯碼,程序
標簽： max-log-map DVB-RCS Turbo 譯碼 程序
上傳時間： 2018-12-20
上傳用戶：digitallife_wj
程序包括Turbo 碼的編碼與譯碼算法.Turbo 碼譯碼算法包括LOG-MAP和SOVA.
標簽： Turbo LOG-MAP SOVA 譯碼算法
上傳時間： 2014-01-08
上傳用戶：lifangyuan12
這是log-map或者說是軟輸出維特比算法的一個實現(xiàn)。
標簽： log-map 軟 算法 輸出
上傳時間： 2015-04-18
上傳用戶：xauthu
基于logmap算法的vhdl的實現(xiàn)。 通信系統(tǒng)的log—map算法數(shù)字vhdl的實現(xiàn)
標簽： vhdl logmap log map
上傳時間： 2015-05-18
上傳用戶：時代電子小智
turbo code log-map descdent decode
標簽： descdent log-map decode turbo
上傳時間： 2016-01-13
上傳用戶：lijianyu172
本文以Turbo碼譯碼器的FPGA實現(xiàn)為目標，對Turbo碼的迭代譯碼算法及用硬件語言實現(xiàn)其譯碼算法進行了深入研究。 本文首先在理論上對Turbo碼的編譯碼原理進行了深入的研究，并用C語言對其MAP譯碼算法進行了驗證仿真，接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測試。隨后本文就一些對MAP譯碼性能起著重要影響的參數(shù)也用C程序做了仿真對比。 最后，考慮到硬件實現(xiàn)的簡化，max-log-map算法成為了本文的硬件實現(xiàn)方案。本文采用了模塊化設(shè)計，在對各個模塊進行設(shè)計的基礎(chǔ)上提出了一些改進的方案，對Turbo碼編碼器設(shè)計中的同步問題進行了改進，對分塊并行Turbo碼譯碼算法的硬件實現(xiàn)進行了研究。在設(shè)計中綜合運用了“自頂向下”和“自下而上”的設(shè)計方去，通過功能模塊分割，合理設(shè)置系統(tǒng)參數(shù)，并通過模塊之間的參數(shù)傳遞，使Turbo碼編譯碼器具有較好的靈活性。
標簽： Turbo FPGA 編譯碼
上傳時間： 2013-04-24
上傳用戶：wengtianzhu
在通信系統(tǒng)中，人們一直致力于信息傳輸?shù)挠行院涂煽啃缘难芯?，信道糾錯編碼技術(shù)一直是人們研究的重點。1993年，Turbo碼的提出，以其接近Shannon極限的優(yōu)異的譯碼性能在編碼界引起了轟動，并成為研究糾錯編碼的熱點課題。經(jīng)過十幾年的研究和發(fā)展，目前，Turbo碼已經(jīng)走向了實用化的道路，如何用硬件實現(xiàn)有效的Turbo碼編譯碼器成為了人們研究的重點。 論文以基于FPGA實現(xiàn)Turbo碼譯碼器為研究目標，首先分析了Turbo碼的基本編譯碼原理和3GPP標準的Turbo碼編碼結(jié)構(gòu)和交織算法。然后重點分析了MAP譯碼算法，Log-MAP譯碼算法和：max-log-map譯碼算法，并對三種譯碼算法進行了詳細的理論推導和計算復雜度的定量分析比較，對影響Turbo碼譯碼性能的主要因素進行了MATLB仿真分析。 論文在深入分析比較上述三種譯碼算法的基礎(chǔ)之上，選擇max-log-map譯碼算法進行了Turbo碼譯碼器的FPGA設(shè)計實現(xiàn)。主要針對FPGA實現(xiàn)的數(shù)據(jù)量化、定點數(shù)據(jù)表示方式、max-log-map算法子譯碼器關(guān)鍵運算單元的FPGA設(shè)計和基于3GPP標準的Turbo碼譯碼器的內(nèi)交織的FPGA設(shè)計進行了深入研究，完成了固定譯碼長度的Turbo碼譯碼器的FPGA設(shè)計實現(xiàn)，并利用ModelSim和MATLAB分別對譯碼器進行了功能時序驗證和FPGA定點仿真測試。
標簽： Turbo FPGA 譯碼 算法研究
上傳時間： 2013-07-09
上傳用戶：caixiaoxu26
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
