亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

io模塊

  • pll 相關(guān)paper

    pll 相關(guān)paper,可參考! 內(nèi)含各模塊架構(gòu)及模擬,歡迎參考!

    標(biāo)簽: PLL

    上傳時間: 2015-05-10

    上傳用戶:jeryir

  • 新唐NUC970 Non-OS BSP 用戶指南

    這包 BSP 支持了NUC970 系列芯片. 新唐科技的 NUC970 系列芯片是以 ARM926EJS 為核心的系統(tǒng)級單芯片. 包含了 16kB I-Cache 以及 16kB D-Cache 以及MMU 記憶體管理模塊. 最高支援到 300MHz 的頻率, 並且提供了豐富的外設(shè)接口周邊. 有USB 快速Host/Device, SDHC, 支援TFT LCD介面, 網(wǎng)路接口 和I2S audio介面, 有11 組UART…等. 並可以由 NAND flash, SPI Flash 開機(jī).

    標(biāo)簽: NUC970

    上傳時間: 2022-06-23

    上傳用戶:slq1234567890

  • 使用單晶片的一般IO腳來模擬 硬體 UART 通訊介面,好處為可節(jié)省hardware uart 的應(yīng)用!

    使用單晶片的一般IO腳來模擬 硬體 UART 通訊介面,好處為可節(jié)省hardware uart 的應(yīng)用!

    標(biāo)簽: hardware UART uart 晶片

    上傳時間: 2017-03-02

    上傳用戶:dapangxie

  • FPGA中多標(biāo)準(zhǔn)可編程IO端口的設(shè)計(jì).rar

    現(xiàn)場可編程門陣列(FPGA,F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種,它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展,設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC,Application Specific Integrated Circuit).芯片,而且希望ASIC的設(shè)計(jì)周期盡可能短,最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片,并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在,F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一,它的主要作用是提供封裝引腳到CLB之間的接口,將外部信號引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路,并且根據(jù)需要可以進(jìn)行配置來支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過不同編程來配置實(shí)現(xiàn)各種邏輯功能,在IO端口中它可以通過選擇配置方式來兼容不同信號標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言,可選的I/O資源的特性包括:IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn),該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng),目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊;同時針對以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn),要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路,與單端標(biāo)準(zhǔn)比較,LVDS具有很多優(yōu)點(diǎn): (1)LVDS傳輸?shù)男盘枖[幅小,從而功耗低,一般差分線上電流不超過4mA,負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小,從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化,單端信號擺幅為400mV,這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化,也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝,輔助Xilinx公司FPGA開發(fā)軟件ISE,設(shè)計(jì)完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu),它有靈活的可配置性和出色的適應(yīng)能力,能支持大量的I/O標(biāo)準(zhǔn),其中包括單端標(biāo)準(zhǔn),也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征,這些特點(diǎn)可以改進(jìn)和簡化系統(tǒng)級的設(shè)計(jì),為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊描述進(jìn)行仿真驗(yàn)證,性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。

    標(biāo)簽: FPGA 標(biāo)準(zhǔn) 可編程

    上傳時間: 2013-05-15

    上傳用戶:shawvi

  • 凌陽IDE中寫的一個LED鍵盤模組制程序

    凌陽IDE中寫的一個LED鍵盤模組制程序,改一下自己的IO代碼 直接編譯就可以使用了

    標(biāo)簽: IDE LED 凌陽 鍵盤

    上傳時間: 2014-01-10

    上傳用戶:ayfeixiao

  • 模電課件大全

    模電課件大全

    標(biāo)簽: 模電

    上傳時間: 2013-04-15

    上傳用戶:eeworm

  • 電子技術(shù) 基礎(chǔ),模電,數(shù)電,通訊 PPT完整版

    電子技術(shù) 基礎(chǔ),模電,數(shù)電,通訊 PPT完整版

    標(biāo)簽: 電子技術(shù) 模電 數(shù)電

    上傳時間: 2013-04-15

    上傳用戶:eeworm

  • 滑塊設(shè)計(jì) 15個

    滑塊設(shè)計(jì) 15個

    標(biāo)簽:

    上傳時間: 2013-04-15

    上傳用戶:eeworm

  • 管材擠壓模產(chǎn)生缺陷的原因及其改進(jìn)措施

    管材擠壓模產(chǎn)生缺陷的原因及其改進(jìn)措施

    標(biāo)簽: 缺陷

    上傳時間: 2013-04-15

    上傳用戶:eeworm

  • 燈飾橫梁壓形整形復(fù)合模設(shè)計(jì)與工藝分析

    燈飾橫梁壓形整形復(fù)合模設(shè)計(jì)與工藝分析

    標(biāo)簽: 燈飾 復(fù)合模 工藝

    上傳時間: 2013-06-02

    上傳用戶:eeworm

主站蜘蛛池模板: 开化县| 岚皋县| 即墨市| 忻城县| 辽中县| 东乌珠穆沁旗| 泽普县| 友谊县| 西昌市| 余庆县| 东港市| 高尔夫| 禹州市| 贵州省| 平遥县| 醴陵市| 阿城市| 凤庆县| 安新县| 高陵县| 巴楚县| 筠连县| 浦县| 汝州市| 九龙坡区| 惠东县| 佛学| 宜阳县| 格尔木市| 长岭县| 通道| 晋中市| 丹东市| 乌海市| 新乡市| 来凤县| 清原| 广平县| 江川县| 商洛市| 柘荣县|