亚洲高清不卡,亚洲欧美激情视频,一本一本久久a久久精品牛牛影视

hdLC

高級數(shù)據(jù)鏈路控制（hdLC，High-levelDataLinkControl）是一組用于在網(wǎng)絡(luò)結(jié)點(diǎn)間傳送數(shù)據(jù)的協(xié)議，是由國際標(biāo)準(zhǔn)化組織（ISO）頒布的一種高可靠性、高效率的數(shù)據(jù)鏈路控制規(guī)程，其特點(diǎn)是各項(xiàng)數(shù)據(jù)和控制信息都以比特為單位，采用“幀”的格式傳輸[1]。

MPC8xx系列cpu的hdLC驅(qū)動源碼

MPC8xx系列cpu的hdLC驅(qū)動源碼，很有用的哦

標(biāo)簽： MPC8xx hdLC cpu 驅(qū)動

上傳時間： 2014-01-21

上傳用戶：zhangliming420
hdLC接口的實(shí)現(xiàn)

hdLC接口的實(shí)現(xiàn)，用VHDL寫的，帶有文檔！

標(biāo)簽： hdLC 接口

上傳時間： 2016-04-05

上傳用戶：ecooo
MPC850 SCC hdLC自環(huán)通信

MPC850 SCC hdLC自環(huán)通信，利用CS850實(shí)驗(yàn)板上的SCC3端口實(shí)現(xiàn)hdLC協(xié)議自環(huán)通信。

標(biāo)簽： nbsp hdLC MPC 850

上傳時間： 2014-01-10

上傳用戶：nanshan
hdLC通信模塊發(fā)送接收模塊VHDL源碼

hdLC通信模塊發(fā)送接收模塊VHDL源碼

標(biāo)簽： hdLC VHDL 通信模塊發(fā)送

上傳時間： 2013-12-21

上傳用戶：xcy122677
利用verilog硬件描述語言編寫的8為并行輸入的常crc校驗(yàn)?zāi)K。hdLC子模塊

利用verilog硬件描述語言編寫的8為并行輸入的常crc校驗(yàn)?zāi)K。hdLC子模塊

標(biāo)簽： verilog hdLC crc 硬件描述語言

上傳時間： 2016-05-10

上傳用戶：xuanchangri
This a VHDL implementation of an hdLC controller

This a VHDL implementation of an hdLC controller

標(biāo)簽： implementation controller This hdLC

上傳時間： 2016-06-01

上傳用戶：saharawalker
hdLC FCS 源碼 ,PIC C30

hdLC FCS 源碼 ,PIC C30

標(biāo)簽： hdLC FCS C30 PIC

上傳時間： 2013-12-19

上傳用戶：zwei41
hdLC控制接收數(shù)據(jù)開始標(biāo)志7E和去零模塊

hdLC控制接收數(shù)據(jù)開始標(biāo)志7E和去零模塊，用于FPGA與E1相接，Verilog HDL語言編寫

標(biāo)簽： hdLC 控制接收數(shù)據(jù)

上傳時間： 2016-08-17

上傳用戶：xauthu
ISO-hdLC協(xié)議中文版。hdLC是很繁瑣的一個協(xié)議

ISO-hdLC協(xié)議中文版。hdLC是很繁瑣的一個協(xié)議，希望對大家有所幫助。

標(biāo)簽： ISO-hdLC hdLC 協(xié)議

上傳時間： 2014-01-16

上傳用戶：zhuimenghuadie
hdLC協(xié)議英文原版。希望對大家有幫助。

hdLC協(xié)議英文原版。希望對大家有幫助。

標(biāo)簽： hdLC 協(xié)議英文家

上傳時間： 2016-10-07

上傳用戶：妄想演繹師

主站蜘蛛池模板：吉水县| 阳山县| 曲水县| 庆安县| 大冶市| 连江县| 简阳市| 蓝田县| 来宾市| 安平县| 德钦县| 喜德县| 平定县| 巴林左旗| 孟村| 新宾| 涞源县| 驻马店市| 昌图县| 西宁市| 承德市| 铜鼓县| 上栗县| 沅陵县| 任丘市| 黄陵县| 红安县| 商洛市| 馆陶县| 疏附县| 吉首市| 蓝田县| 澄江县| 澄城县| 微山县| 泽库县| 苗栗市| 厦门市| 三台县| 扶余县| 富源县|

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

hdLC

MPC8xx系列cpu的hdLC驅(qū)動源碼

hdLC接口的實(shí)現(xiàn)

MPC850 SCC hdLC自環(huán)通信

hdLC通信模塊發(fā)送接收模塊VHDL源碼

利用verilog硬件描述語言編寫的8為并行輸入的常crc校驗(yàn)?zāi)K。hdLC子模塊

This a VHDL implementation of an hdLC controller

hdLC FCS 源碼 ,PIC C30

hdLC控制接收數(shù)據(jù)開始標(biāo)志7E和去零模塊

ISO-hdLC協(xié)議中文版。hdLC是很繁瑣的一個協(xié)議

hdLC協(xié)議英文原版。希望對大家有幫助。