亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件

登錄| 注冊

fpga-jpeg-verilog

基于Verilog HDL設(shè)計(jì)的多功能數(shù)字鐘

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
基于FPGA的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
verilog寫的回波抵消程序

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
包含UART口的VERILOG源程序

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
課程設(shè)計(jì)要求設(shè)計(jì)并用FPGA實(shí)現(xiàn)一個(gè)數(shù)字頻率計(jì)

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
altera公司提供的適用于包涵DSP內(nèi)核的FPGA的二維DCT變換源碼

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
Verilog的學(xué)習(xí)資料

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
用verilog實(shí)現(xiàn)濾波器的功能

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實(shí)現(xiàn)精簡電路

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
大型嵌入式設(shè)備FPGA程序

標(biāo)簽：

上傳時(shí)間：

上傳用戶：

«
46
47
48
49
50
51
52
53
54
55
»

主站蜘蛛池模板：芦溪县| 博湖县| 五家渠市| 海口市| 易门县| 四子王旗| 富川| 永登县| 万安县| 平塘县| 邵阳县| 齐齐哈尔市| 扎兰屯市| 满洲里市| 金坛市| 独山县| 江安县| 甘孜| 凉山| 岗巴县| 富川| 临沭县| 东明县| 抚顺县| 安义县| 普格县| 湛江市| 福鼎市| 云林县| 武山县| 竹山县| 锡林浩特市| 溆浦县| 苗栗市| 台山市| 苍梧县| 天峻县| 和顺县| 营口市| 南康市| 香港|