亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

<table id="16161"><abbr id="16161"><var id="16161"></var></abbr></table>

<tfoot id="16161"><source id="16161"></source></tfoot>

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件

登錄| 注冊

fpga-jpeg-<b>VERILOG</b>

基于FPGA的多功能數字鐘的設計與實現內附有詳盡的Verilog HDL源碼

標簽：

上傳時間：

上傳用戶：
用verilog寫的4*4小鍵盤按鍵檢測程序。本工程已經編譯好。可以直接在Atera DE1 Fpga開發板上運行

標簽：

上傳時間：

上傳用戶：
離散余弦變換及反離散余弦變換的HDL代碼及測試文件。包括VHDL及Verilog版本。可用途JPEG及MEPG壓縮算法。

標簽：

上傳時間：

上傳用戶：
用FPGA verilog hdl實現千兆以太網MAC。

標簽：

上傳時間：

上傳用戶：
sender的verilog 利用fpga實現

標簽：

上傳時間：

上傳用戶：
Verilog實現 spi接口的FPGA實現通過仿真

標簽：

上傳時間：

上傳用戶：
FPGA的存儲器代碼的VHDL,verilog描述及測試代碼

標簽：

上傳時間：

上傳用戶：
altera fpga verilog 設計的基于查找表的DCT程序及zigzag掃描程序

標簽：

上傳時間：

上傳用戶：
FPGA VERILOG 用DCFIFO實現跨時鐘域的數據傳輸

標簽：

上傳時間：

上傳用戶：
alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 實現高速到低速時鐘域的數據傳輸

標簽：

上傳時間：

上傳用戶：

«
17
18
19
20
21
22
23
24
25
26
»

主站蜘蛛池模板：财经| 华阴市| 内黄县| 抚顺市| 滦平县| 涡阳县| 宁河县| 清丰县| 蛟河市| 陇南市| 溧水县| 连州市| 墨竹工卡县| 老河口市| 通化市| 晋江市| 习水县| 大港区| 夹江县| 长宁县| 蛟河市| 清河县| 航空| 广昌县| 万宁市| 襄城县| 万全县| 洪雅县| 河间市| 邻水| 石景山区| 金山区| 邢台市| 株洲市| 岢岚县| 平原县| 佛冈县| 彰化县| 胶南市| 南城县| 饶河县|

<pre id="16116"><meter id="16116"></meter></pre>

<u id="16116"></u>

<tfoot id="16116"><output id="16116"></output></tfoot>

<tt id="16116"><acronym id="16116"><button id="16116"></button></acronym></tt>

<form id="16116"></form>