亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件

登錄| 注冊

fpga-jpeg-<b>VERILOG</b>

FPGA verilog

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
FPGA中FLASH配置控制源碼,VHDL和Verilog

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
該代碼用硬件描述語言Verilog系統(tǒng)地描述了I2C總線接口的位比特主控轉(zhuǎn)換模型。對學(xué)習(xí)FPGA和I2C總線接口有極大地幫助。

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
fpga功能實(shí)現(xiàn)有限字長響應(yīng)FIR 用verilog編寫

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
verilog hdl寫的利用fpga控制ad7865進(jìn)行多路ad數(shù)據(jù)采集的程序源代碼。

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
基于FPGA的多功能數(shù)字鐘Verilog設(shè)計(jì)2007-06-17 21:06基本功能： 1．具有時(shí)、分、秒計(jì)數(shù)顯示功能（6位數(shù)碼管構(gòu)成）

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
《Neural Network Design》 Martin T. Hagan, Howard B. Demuth, Mark H. Beale 一書中相關(guān)matlab演示程序軟件包。對于學(xué)習(xí)

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
actel A3P250 fpga用VERILOG HDL語言實(shí)現(xiàn)串口功能的源代碼

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
FPGA實(shí)現(xiàn)RS-232串口收發(fā)的Verilog程序

標(biāo)簽：

上傳時(shí)間：

上傳用戶：
uart串口通信程序用VERILOG HDL　編寫　可以有效應(yīng)用于FPGA上

標(biāo)簽：

上傳時(shí)間：

上傳用戶：

«
13
14
15
16
17
18
19
20
21
22
»

主站蜘蛛池模板：凤冈县| 鄂尔多斯市| 铜鼓县| 莎车县| 塔城市| 开封县| 容城县| 阜阳市| 柏乡县| 慈利县| 沙洋县| 阜平县| 库尔勒市| 赤壁市| 云浮市| 临澧县| 通许县| 丁青县| 玉龙| 嘉峪关市| 永城市| 北京市| 建始县| 鄂温| 福海县| 扎兰屯市| 云浮市| 宁陕县| 奎屯市| 青岛市| 安徽省| 文化| 沅陵县| 毕节市| 新和县| 朝阳市| 龙川县| 泸西县| 吴江市| 乌兰浩特市| 时尚|