<option id="oq2u0"></option>
七天玩轉(zhuǎn)Altera：學習FPGA必經(jīng)之路包括基礎(chǔ)篇、時序篇和驗證篇三個部分。
標簽： Altera FPGA
上傳時間： 2013-10-11
上傳用戶：woshinimiaoye
FPGA中文
標簽： FPGA VHDL 語言教程
上傳時間： 2014-01-25
上傳用戶：竺羽翎2222
本資料是關(guān)于Altera FPGA的選型及開發(fā)，內(nèi)容大綱是：Altera的 FPGA體系結(jié)構(gòu)簡介；Altera的 FPGA選型策略；嵌入式邏輯分析工具SignalTAPII的使用；基于CPLD的FPGA配制方法。
標簽： Altera FPGA 選型
上傳時間： 2014-12-28
上傳用戶：hebanlian
很有用的一篇基于FPGA的視頻圖像處理系統(tǒng)的論文
標簽： FPGA 視頻圖像 處理系統(tǒng)
上傳時間： 2013-10-18
上傳用戶：dave520l
第8章 FPGA電路設(shè)計實例
標簽： FPGA 電路 設(shè)計實例
上傳時間： 2013-10-27
上傳用戶：不懂夜的黑
這是最新的Xilinx 公司的FPGA培訓講義，對于初學者以及想要更好了解XilinxFPGA的同學很有幫助
標簽： Xilinx FPGA 培訓講義
上傳用戶：1477849018@qq.com
第6章 FPGA設(shè)計中的基本問題
標簽： FPGA
上傳時間： 2013-11-06
上傳用戶：hongmo
提出一種基于FPGA的實時視頻信號處理平臺的設(shè)計方法，該系統(tǒng)接收低幀率數(shù)字YCbCr 視頻信號，對接收的視頻信號進行格式和彩色空間轉(zhuǎn)換、像素和，利用片外SDRAM存儲器作為幀緩存且通過時序控制器進行幀率提高，最后通過VGA控制模塊對圖像信號進行像素放大并在VGA顯示器上實時顯示。整個設(shè)計使用Verilog HDL語言實現(xiàn)，采用Altera公司的EP2S60F1020C3N芯片作為核心器件并對功能進行了驗證。
標簽： FPGA 實時視頻 信號處理平臺
上傳時間： 2013-11-10
上傳用戶：sjb555
基于FPGA和DDS技術(shù)的正弦信號發(fā)生器設(shè)計
標簽： FPGA DDS 正弦信號發(fā)生器
上傳時間： 2014-01-18
上傳用戶：hzakao
學習FPGA的指導與提醒
標簽： FPGA 硬件工程師
上傳時間： 2013-11-18
上傳用戶：spman
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
