亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

fpga uart

  • This is UART Receiver interface C code Tested on Sparton 3 xilinx FPGA.

    This is UART Receiver interface C code Tested on Sparton 3 xilinx FPGA.

    標(biāo)簽： interface Receiver Sparton Tested

    上傳時(shí)間： 2017-07-24

    上傳用戶：Avoid98

  • This is UART Transmitter interface C code Tested on Sparton 3 xilinx FPGA.

    This is UART Transmitter interface C code Tested on Sparton 3 xilinx FPGA.

    標(biāo)簽： Transmitter interface Sparton Tested

    上傳時(shí)間： 2014-01-25

    上傳用戶：zxc23456789

  • 基于FPGA CPLD設(shè)計(jì)與實(shí)現(xiàn)UART,一聽名字就知道

    基于FPGA CPLD設(shè)計(jì)與實(shí)現(xiàn)UART,一聽名字就知道，不用再說了吧，

    標(biāo)簽： FPGA CPLD UART

    上傳時(shí)間： 2014-08-09

    上傳用戶：czl10052678

  • fpga 收發(fā)uart

    FPGA實(shí)現(xiàn)接收UART數(shù)據(jù)，并將接收的數(shù)據(jù)發(fā)出去

    標(biāo)簽： fpga uart

    上傳時(shí)間： 2015-05-21

    上傳用戶：947000692ying

  • NIOS ii 應(yīng)用實(shí)驗(yàn)UART接口測試cycloen4e FPGA源碼 fpga quartu工程

    NIOS ii 應(yīng)用實(shí)驗(yàn)UART接口測試cycloen4e FPGA源碼 fpga quartu工程文件, Quartus軟件版本11.0, FPGA型號為CYCLONE4E系列中的EP4CE6E22C8,可以做為你的學(xué)習(xí)設(shè)計(jì)參考。                                                                                                                     

    標(biāo)簽： uart 接口 cycloen4e fpga

    上傳時(shí)間： 2021-10-21

    上傳用戶：shjgzh

  • 基于FPGA的UART設(shè)計(jì)的Verilog實(shí)現(xiàn)程序的簡介

    該文檔為基于FPGA的UART設(shè)計(jì)的Verilog實(shí)現(xiàn)程序的簡介資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………

    標(biāo)簽： fpga uart verilog

    上傳時(shí)間： 2021-10-23

    上傳用戶：

  • 基于FPGA的UART設(shè)計(jì)的Verilog實(shí)現(xiàn)程序簡介

    該文檔為基于FPGA的UART設(shè)計(jì)的Verilog實(shí)現(xiàn)程序簡介文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

    標(biāo)簽： fpga uart verilog

    上傳時(shí)間： 2021-11-27

    上傳用戶：默默

  • 基于FPGA的UART設(shè)計(jì)實(shí)現(xiàn)及其驗(yàn)證方法講解

    該文檔為基于FPGA的UART設(shè)計(jì)實(shí)現(xiàn)及其驗(yàn)證方法講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

    標(biāo)簽： fpga uart

    上傳時(shí)間： 2021-12-10

    上傳用戶：jiabin

  • 基于FPGA的UART設(shè)計(jì)與實(shí)現(xiàn)講解

    該文檔為基于FPGA的UART設(shè)計(jì)與實(shí)現(xiàn)講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

    標(biāo)簽： fpga uart

    上傳時(shí)間： 2022-01-31

    上傳用戶：zhaiyawei

  • 1553B總線接口技術(shù)研究及FPGA實(shí)現(xiàn).rar

    本論文在詳細(xì)研究MIL-STD-1553B數(shù)據(jù)總線協(xié)議以及參考國外芯片設(shè)計(jì)的基礎(chǔ)上，結(jié)合目前新興的EDA技術(shù)和大規(guī)模可編程技術(shù)，提出了一種全新的基于FPGA的1553B總線接口芯片的設(shè)計(jì)方法。 從專用芯片實(shí)現(xiàn)的具體功能出發(fā)，結(jié)合自頂向下的設(shè)計(jì)思想，給出了總線接口的總體設(shè)計(jì)方案，考慮到電路的具體實(shí)現(xiàn)對結(jié)構(gòu)進(jìn)行模塊細(xì)化。在介紹模擬收發(fā)器模塊的電路設(shè)計(jì)后，重點(diǎn)介紹了基于FPGA的BC、RT、MT三種類型終端設(shè)計(jì)，最終通過工作方式選擇信號以及其他控制信號將此三種終端結(jié)合起來以達(dá)到通用接口的功能。同時(shí)給出其設(shè)計(jì)邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結(jié)果。為了資源的合理利用，對其中相當(dāng)部分模塊進(jìn)行復(fù)用。在設(shè)計(jì)過程中采用自頂向下、碼型轉(zhuǎn)換中的全數(shù)字鎖相環(huán)、通用異步收發(fā)器UART等關(guān)鍵技術(shù)。本設(shè)計(jì)使用VHDL描述，在此基礎(chǔ)之上采用專門的綜合軟件對設(shè)計(jì)進(jìn)行了綜合優(yōu)化，在FPGA芯片EP1K100上得以實(shí)現(xiàn)。通過驗(yàn)證證明該設(shè)計(jì)能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強(qiáng)的檢錯(cuò)能力。 最后設(shè)計(jì)了總線接口芯片測試系統(tǒng)，選擇TMS320LF2407作為主處理器，測試主要包括主處理器的自發(fā)自收驗(yàn)證，加入RS232串口調(diào)試過程提高測試數(shù)據(jù)的直觀性。驗(yàn)證的結(jié)果表明本文提出的設(shè)計(jì)方案是合理的。

    標(biāo)簽： 1553B FPGA 總線接口

    上傳時(shí)間： 2013-06-04

    上傳用戶：ayfeixiao

主站蜘蛛池模板： 邹平县| 昌都县| 东丰县| 克东县| 张家界市| 会昌县| 白朗县| 介休市| 淄博市| 宣威市| 柘城县| 汕头市| 布尔津县| 乾安县| 海伦市| 昌平区| 台北市| 清新县| 桃源县| 衡水市| 天门市| 青河县| 秦皇岛市| 阿拉善右旗| 桂平市| 广灵县| 抚顺市| 奉新县| 讷河市| 崇文区| 当阳市| 南陵县| 沁水县| 辽源市| 湘乡市| 阿瓦提县| 开平市| 霸州市| 顺平县| 沙坪坝区| 新和县|