亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

fpga 信號(hào)發(fā)生器

  • 基于FPGA的無(wú)線信道仿真器設(shè)計(jì)與實(shí)現(xiàn)

    隨著人們對(duì)無(wú)線通信需求和質(zhì)量的要求越來(lái)越高,無(wú)線通信設(shè)備的研發(fā)也變得越來(lái)越復(fù)雜,系統(tǒng)測(cè)試在整個(gè)設(shè)備研發(fā)過(guò)程中所占的比重也越來(lái)越大。為了能夠盡快縮短研發(fā)周期,測(cè)試人員需要在實(shí)驗(yàn)室模擬出無(wú)線信道的各種傳播特性,以便對(duì)所設(shè)計(jì)的系統(tǒng)進(jìn)行調(diào)試與測(cè)試。無(wú)線信道仿真器是進(jìn)行無(wú)線通信系統(tǒng)硬件調(diào)試與測(cè)試不可或缺的儀器之一。 本文設(shè)計(jì)的無(wú)線信道仿真器是以Clarke信道模型為參考,采用基于Jakes模型的改進(jìn)算法,使用Altera公司的StratixⅡ EP2S180模擬實(shí)現(xiàn)了頻率選擇性衰落信道。信道仿真器實(shí)現(xiàn)了四根天線數(shù)據(jù)的上行接收,每根天線由八條可分辨路徑,每條可分辨路徑由64個(gè)反射體構(gòu)成,每根天線可分辨路徑和反射體的數(shù)目可以獨(dú)立配置。通過(guò)對(duì)每個(gè)反射體初始角度和初始相位的設(shè)置,并且保證反射體的角度和相位是均勻分布的隨機(jī)數(shù),可以使得同一條路徑不同反射體之間的非相關(guān)特性,得到的多徑傳播信道是一個(gè)離散的廣義平穩(wěn)非相關(guān)散射模型(WSSUS)。無(wú)線信道仿真器模擬了上行數(shù)據(jù)傳輸環(huán)境,上行數(shù)據(jù)由后臺(tái)產(chǎn)生后儲(chǔ)存在單板上的SDRAM中。啟動(dòng)測(cè)試之后,上行數(shù)據(jù)在CPU的控制下通過(guò)信道仿真器,然后送達(dá)基帶處理板解調(diào),最后測(cè)試數(shù)據(jù)的誤碼率和誤塊率,從而分析基站的上行接收性能。 首先,本文研究了3GPP TS 25.141協(xié)議中對(duì)通信設(shè)備測(cè)試的要求和無(wú)線信道自身的特點(diǎn),完成了對(duì)無(wú)線信道仿真器系統(tǒng)設(shè)計(jì)方案的吸收和修改。 其次,針對(duì)FPGA內(nèi)部資源結(jié)構(gòu),研究了信道仿真器FPGA實(shí)現(xiàn)過(guò)程中的困難和資源的消耗,進(jìn)行了模塊劃分。主要完成了時(shí)延模塊、瑞利衰落模塊、背板接口模塊等的RTL級(jí)代碼的開(kāi)發(fā)、仿真、綜合和板上調(diào)試;完成了FPGA和后臺(tái)軟件的聯(lián)合調(diào)試;完成了兩天線到四天線的改版工作,使FPGA內(nèi)部的工作頻率翻了一倍,大幅降低了FPGA資源的消耗。 最后,在完成無(wú)線信道仿真器的硬件設(shè)計(jì)之后,對(duì)無(wú)線信道仿真器的測(cè)試根據(jù)3GPP TS 25.141 V6.13.0協(xié)議中的要求進(jìn)行,即在數(shù)據(jù)誤塊率(BLER)一定的情況下,對(duì)不同信道傳播環(huán)境和不同傳輸業(yè)務(wù)下的信噪比(Eb/No)進(jìn)行測(cè)試,單天線和多天線的測(cè)試結(jié)果符合協(xié)議中規(guī)定的信噪比(Eb/No)的要求。

    標(biāo)簽: FPGA 無(wú)線信道 仿真器

    上傳時(shí)間: 2013-04-24

    上傳用戶:小楊高1

  • 基于FPGA的??臻g管理器的研究和設(shè)計(jì)

    提出了一種將堆??臻g劃分為任務(wù)棧和中斷嵌套棧的設(shè)計(jì)結(jié)構(gòu),使堆棧空間最小化。采用VHDL硬件語(yǔ)言,在FPGA設(shè)備上模擬實(shí)現(xiàn)了具有自動(dòng)檢驗(yàn)功能的棧空間管理器。棧空間管理器由不同功能的邏輯模塊組成,主要闡述了狀態(tài)控制邏輯模塊和地址產(chǎn)生邏輯模塊的設(shè)計(jì)方法。

    標(biāo)簽: FPGA 棧空間 管理器

    上傳時(shí)間: 2014-12-28

    上傳用戶:plsee

  • 基于FPGA的PAL-VGA轉(zhuǎn)換器的實(shí)現(xiàn)

    介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來(lái)完成分辨率為738×575 的PAL 制數(shù)字視頻信號(hào)到800×600 的VGA 格式轉(zhuǎn)換的實(shí)現(xiàn)方法。關(guān)鍵詞: 圖像放大; PAL; VGA; FPGA 目前, 絕大多數(shù)監(jiān)控系統(tǒng)中采用的高解析度攝像機(jī)均由47 萬(wàn)像素的CCD 圖像傳感器采集圖像, 經(jīng)DSP 處理后輸出的PAL 制數(shù)字視頻信號(hào)不能直接在VGA 顯示器上顯示, 而在許多場(chǎng)合需要在VGA 顯示器上實(shí)時(shí)監(jiān)視, 這就需要將隔行PAL 制數(shù)字視頻轉(zhuǎn)換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對(duì)圖像進(jìn)行實(shí)時(shí)顯示, 本文采用一種近似的雙線性插值方法對(duì)圖像進(jìn)行放大。隨著微電子技術(shù)及其制造工藝的發(fā)展, 可編程邏輯器件的邏輯門密度有了很大提高, 現(xiàn)場(chǎng)可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復(fù)以及系統(tǒng)配置的靈活性, 同時(shí)隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來(lái)越強(qiáng), 因此FPGA 在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中發(fā)揮著越來(lái)越重要的作用。本課題的設(shè)計(jì)就是采用VHDL 描述, 基于FPGA 來(lái)實(shí)現(xiàn)的。

    標(biāo)簽: PAL-VGA FPGA 轉(zhuǎn)換器

    上傳時(shí)間: 2013-12-03

    上傳用戶:aa54

  • 基于FPGA的通用異步收發(fā)器的設(shè)計(jì).rar

    通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter,UART)是一種能同時(shí)支持短距離和長(zhǎng)距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌?,被廣泛應(yīng)用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片,但是這些專用的串行接口芯片的缺點(diǎn)是數(shù)據(jù)傳輸速率比較慢,難以滿足高速率數(shù)據(jù)傳輸?shù)膱?chǎng)合,而更重要的就是它們都具有不可移植性,因此要利用這些芯片來(lái)實(shí)現(xiàn)PC機(jī)和FPGA芯片之間的通信,勢(shì)必會(huì)增加接口連線的復(fù)雜程度以及降低整個(gè)系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對(duì)UART的特點(diǎn)以及FPGA設(shè)計(jì)具有可移植性的優(yōu)勢(shì),提出了一種基于FPGA芯片的嵌入式UART設(shè)計(jì)方法,其中主要包括狀態(tài)機(jī)的描述形式以及自頂向下的設(shè)計(jì)方法,利用硬件描述語(yǔ)言來(lái)編制UART的各個(gè)子功能模塊以及頂層模塊,之后將其集成到FPGA芯片的內(nèi)部,這樣不僅能解決傳統(tǒng)UART芯片的缺點(diǎn)而且同時(shí)也使整個(gè)系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計(jì)的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議,主要設(shè)計(jì)有發(fā)送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個(gè)獨(dú)立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長(zhǎng)度以及奇偶校驗(yàn)方式,還有多種中斷源、中斷優(yōu)先級(jí)、較強(qiáng)的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力,模塊內(nèi)分開(kāi)的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實(shí)現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計(jì)數(shù)據(jù)緩沖區(qū)FIFO,采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境,也能適合低速的數(shù)據(jù)傳輸場(chǎng)合,因此可以達(dá)到資源利用的最大化。 在具體的設(shè)計(jì)過(guò)程中,利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開(kāi)發(fā)環(huán)境中對(duì)各個(gè)功能模塊進(jìn)行綜合優(yōu)化、仿真驗(yàn)證以及下載實(shí)現(xiàn)。各項(xiàng)數(shù)據(jù)結(jié)果表明,本課題中所設(shè)計(jì)的UART滿足預(yù)期設(shè)計(jì)目標(biāo)。

    標(biāo)簽: FPGA 異步收發(fā)器

    上傳時(shí)間: 2013-08-02

    上傳用戶:rocketrevenge

  • 基于FPGA的Viterbi譯碼器設(shè)計(jì)與實(shí)現(xiàn).rar

    卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無(wú)線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法,該算法譯碼性能好、速度快,并且硬件實(shí)現(xiàn)結(jié)構(gòu)比較簡(jiǎn)單,是最佳的卷積碼譯碼算法。隨著可編程邏輯技術(shù)的不斷發(fā)展,使用FPGA實(shí)現(xiàn)Viterbi譯碼器的設(shè)計(jì)方法逐漸成為主流。不同通信系統(tǒng)所選用的卷積碼不同,因此設(shè)計(jì)可重配置的Viterbi譯碼器,使其能夠滿足多種通信系統(tǒng)的應(yīng)用需求,具有很重要的現(xiàn)實(shí)意義。 本文設(shè)計(jì)了基于FPGA的高速Viterbi譯碼器。在對(duì)Viterbi譯碼算法深入研究的基礎(chǔ)上,重點(diǎn)研究了Viterbi譯碼器核心組成模塊的電路實(shí)現(xiàn)算法。本設(shè)計(jì)中分支度量計(jì)算模塊采用只計(jì)算可能的分支度量值的方法,節(jié)省了資源;加比選模塊使用全并行結(jié)構(gòu)保證處理速度;幸存路徑管理模塊使用3指針偶算法的流水線結(jié)構(gòu),大大提高了譯碼速度。在Xilinx ISE8.2i環(huán)境下,用VHDL硬件描述語(yǔ)言編寫程序,實(shí)現(xiàn)(2,1,7)卷積碼的Viterbi譯碼器。在(2,1,7)卷積碼譯碼器基礎(chǔ)上,擴(kuò)展了Viterbi譯碼器的通用性,使其能夠?qū)Σ煌木矸e碼譯碼。譯碼器根據(jù)不同的工作模式,可以對(duì)(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四種廣泛運(yùn)用的卷積碼譯碼,并且可以修改譯碼深度等改變譯碼器性能的參數(shù)。 本文用Simulink搭建編譯碼系統(tǒng)的通信鏈路,生成測(cè)試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對(duì)各種模式的譯碼器進(jìn)行全面仿真驗(yàn)證,Xilinx ISE8.2i時(shí)序分析報(bào)告表明譯碼器布局布線后最高譯碼速度可達(dá)200MHz。在FPGA和DSP組成的硬件平臺(tái)上進(jìn)一步測(cè)試譯碼器,譯碼器運(yùn)行穩(wěn)定可靠。最后,使用Simulink產(chǎn)生的數(shù)據(jù)對(duì)本文設(shè)計(jì)的Viterbi譯碼器的譯碼性能進(jìn)行了分析,仿真結(jié)果表明,在同等條件下,本文設(shè)計(jì)的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當(dāng)。

    標(biāo)簽: Viterbi FPGA 譯碼器

    上傳時(shí)間: 2013-06-24

    上傳用戶:myworkpost

  • DVBSS2調(diào)制器的設(shè)計(jì)及其FPGA實(shí)現(xiàn).rar

    數(shù)字高清電視是當(dāng)前世界上最先進(jìn)的圖像壓縮編碼技術(shù)和數(shù)字傳輸技術(shù)的結(jié)合,是高技術(shù)競(jìng)爭(zhēng)的焦點(diǎn)之一。其中,信道處理系統(tǒng)及其相關(guān)芯片更是集中了數(shù)字信號(hào)處理、前向糾錯(cuò)編解碼等數(shù)字電視傳輸?shù)暮诵募夹g(shù),成為設(shè)計(jì)和開(kāi)發(fā)整個(gè)數(shù)字電視系統(tǒng)的關(guān)鍵技術(shù)之一。本文以衛(wèi)星數(shù)字電視的信道處理系統(tǒng)為對(duì)象,結(jié)合國(guó)際通行的DVB-S/S2標(biāo)準(zhǔn),研究了該系統(tǒng)在發(fā)射端的設(shè)計(jì)與實(shí)現(xiàn)所涉及到的一系列內(nèi)容。 本文介紹了數(shù)字電視的發(fā)展概況和主要標(biāo)準(zhǔn),特別是對(duì)我國(guó)衛(wèi)星電視的發(fā)展進(jìn)行了詳細(xì)的介紹。然后,本文DVB-S/S2信道處理系統(tǒng)的基本原理進(jìn)行了介紹和分析,主要包括RS碼、卷積碼、BCH碼、LDPC碼等的差錯(cuò)編碼的基本原理,以及基帶信號(hào)處理的基本原理。在此基礎(chǔ)上對(duì)兩種系統(tǒng)的傳輸性能和DVB-S2的后向兼容系統(tǒng)分別進(jìn)行了基于Matlab的仿真。最后闡述了基于FPGA的DVB-S調(diào)制器的信道編碼和調(diào)制實(shí)現(xiàn),按功能對(duì)DVB-S/S2信道編碼過(guò)程進(jìn)行模塊分解,并針對(duì)每個(gè)模塊進(jìn)行工作原理分析、算法分析、HDL描述、時(shí)序仿真及FPGA實(shí)現(xiàn)。DVB-S/S2調(diào)制器的核心是信道編碼和調(diào)制部分,利用FPGA在數(shù)字信號(hào)處理方面的優(yōu)勢(shì),本文重點(diǎn)對(duì)其中的幾個(gè)關(guān)鍵模塊,包括RS編碼、卷積交織器、卷積編碼、BCH編碼、LDPC編碼等的實(shí)現(xiàn)算法進(jìn)行了比較詳細(xì)的分析,并通過(guò)HDL描述和時(shí)序仿真來(lái)驗(yàn)證算法正確性。

    標(biāo)簽: DVBSS2 FPGA 調(diào)制器

    上傳時(shí)間: 2013-07-10

    上傳用戶:gmh1314

  • 基于FPGA的絕對(duì)式光電編碼器通信接口研究.rar

    高速、高精度已經(jīng)成為伺服驅(qū)動(dòng)系統(tǒng)的發(fā)展趨勢(shì),而位置檢測(cè)環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關(guān)鍵環(huán)節(jié)之一。光電編碼器作為伺服驅(qū)動(dòng)系統(tǒng)中常用的檢測(cè)裝置,根據(jù)結(jié)構(gòu)和原理的不同分為增量式和絕對(duì)式。本文從原理上對(duì)增量式光電編碼器和絕對(duì)式光電編碼器做了深入的分析,通過(guò)對(duì)比它們的特性,得出了絕對(duì)式光電編碼器更適合高速、高精度伺服驅(qū)動(dòng)系統(tǒng)的結(jié)論。 絕對(duì)式光電編碼器精度高、位數(shù)多的特點(diǎn)決定其通信方式只能采取串行傳輸方式,且由相應(yīng)的通信協(xié)議控制信息的傳輸。本文首先針對(duì)編碼器主要生產(chǎn)廠商日本多摩川公司的絕對(duì)式光電編碼器,深入研究了通信協(xié)議相關(guān)的硬件電路、數(shù)據(jù)幀格式、時(shí)序等。隨后介紹了新興的電子器件FPGA及其開(kāi)發(fā)語(yǔ)言硬件描述語(yǔ)言Verilog HDL,并對(duì)基于FPGA的絕對(duì)式編碼器通信接口電路做了可行性的分析。在此基礎(chǔ)上,采用自頂向下的設(shè)計(jì)方法,將整個(gè)接口電路劃分成發(fā)送模塊、接收模塊、序列控制模塊等多個(gè)模塊,各個(gè)模塊采用Verilog語(yǔ)言進(jìn)行描述設(shè)計(jì)編碼器接口電路。最終的設(shè)計(jì)在相關(guān)硬件電路上實(shí)現(xiàn)。最后,通過(guò)在TMS320F2812伺服控制平臺(tái)上編寫的硬件驅(qū)動(dòng)程序驗(yàn)證了整個(gè)設(shè)計(jì)的各項(xiàng)功能,達(dá)到了設(shè)計(jì)的要求。

    標(biāo)簽: FPGA 光電編碼器 通信接口

    上傳時(shí)間: 2013-07-11

    上傳用戶:snowkiss2014

  • 基于FPGA的OFDM調(diào)制解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn).rar

    正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù),具有頻譜利用率高、抗多徑干擾能力強(qiáng)、成本低等特點(diǎn),適合無(wú)線通信的高速化、寬帶化及移動(dòng)化的需求,將成為下一代無(wú)線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對(duì)OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析,指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢(shì);然后針對(duì)OFDM中的信道估計(jì)技術(shù),深入分析了基于FFT級(jí)聯(lián)的信道估計(jì)理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計(jì)理論,在此基礎(chǔ)上詳細(xì)研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計(jì)算法,并利用Matlab做了相應(yīng)的仿真比較,驗(yàn)證了它們的有效性。 而后,在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺(tái)。在此平臺(tái)上,對(duì)OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進(jìn)行了仿真,并給出了數(shù)據(jù)曲線,通過(guò)分析結(jié)果可正確評(píng)價(jià)OFDM系統(tǒng)在多個(gè)方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后,設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求,設(shè)定了合理的參數(shù);然后從調(diào)制器和解調(diào)器的具體組成模塊入手,對(duì)串/并轉(zhuǎn)換,QPSK映射,過(guò)采樣處理,插入導(dǎo)頻,添加循環(huán)前綴,IFFT/FFT,幀同步檢測(cè)等各個(gè)模塊進(jìn)行硬件設(shè)計(jì),詳細(xì)介紹了各個(gè)模塊的設(shè)計(jì)和實(shí)現(xiàn)過(guò)程,并給出了相應(yīng)的仿真波形和參數(shù)說(shuō)明。其中,針對(duì)定點(diǎn)運(yùn)算的局限性,為系統(tǒng)設(shè)計(jì)并自定義了24位的浮點(diǎn)運(yùn)算格式,參與傅立葉反變換和傅立葉變換的運(yùn)算,在系統(tǒng)參數(shù)允許的范圍內(nèi),充分利用了有限資源,提高了系統(tǒng)運(yùn)算精度;然后重點(diǎn)描述了基于FPGA的快速傅立葉變換算法的改進(jìn)、優(yōu)化和設(shè)計(jì)實(shí)現(xiàn),針對(duì)原始快速傅立葉變換FPGA實(shí)現(xiàn)算法運(yùn)算空閑時(shí)間過(guò)多,資源占用較大的問(wèn)題,提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計(jì)方案,使之運(yùn)用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實(shí)現(xiàn),結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù),對(duì)整個(gè)OFDM的基帶處理系統(tǒng)進(jìn)行了系統(tǒng)調(diào)試與性能分析,證明了設(shè)計(jì)的可行性。 綜上所述,本文完成了一個(gè)基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計(jì)、仿真和實(shí)現(xiàn)。本設(shè)計(jì)為OFDM通信系統(tǒng)的進(jìn)一步改進(jìn)提供了大量有用的數(shù)據(jù)。

    標(biāo)簽: FPGA OFDM 調(diào)制解調(diào)器

    上傳時(shí)間: 2013-07-25

    上傳用戶:14786697487

  • 基于FPGA的出租車計(jì)費(fèi)器設(shè)計(jì).rar

    本文介紹了一種采用單片F(xiàn)PGA 芯片進(jìn)行出租車計(jì)費(fèi)器的設(shè)計(jì)方法,主要闡述如何使用新興的EDA 器件取代傳統(tǒng)的電子設(shè)計(jì)方法,利用FPGA 的可編程性,簡(jiǎn)潔而又多變的設(shè)計(jì)方法,縮短了研發(fā)周期,同時(shí)使出租車計(jì)費(fèi)器體積更小功能更強(qiáng)大。本設(shè)計(jì)不僅實(shí)現(xiàn)了出租車計(jì)費(fèi)器所需的一些基本功能,同時(shí)考慮到出租車行業(yè)的一些特殊性,更注重了把一些新的思路加入到設(shè)計(jì)中。主要包括采用了FPGA 芯片,使用VHDL 語(yǔ)言進(jìn)行編程,使其具有了更強(qiáng)的移植性,更加利于產(chǎn)品升級(jí);利用LCD 液晶顯示取代了傳統(tǒng)的LED顯示,使其在顯示時(shí)更靈活多變,可以按需要改變顯示內(nèi)容而不拘泥于硬件; 靈活的計(jì)價(jià)標(biāo)準(zhǔn)設(shè)定使得油價(jià)波動(dòng)等成本因數(shù)和出租車價(jià)格聯(lián)動(dòng)成為可能; 同時(shí)也增加了統(tǒng)計(jì)功能、密碼設(shè)定、超速警報(bào)、路橋費(fèi)等新的功能使得本設(shè)計(jì)更加具有實(shí)用價(jià)值。

    標(biāo)簽: FPGA 出租車計(jì)費(fèi)器

    上傳時(shí)間: 2013-05-25

    上傳用戶:wyc199288

  • 基于FPGA的OQPSK調(diào)制解調(diào)器設(shè)計(jì)與實(shí)現(xiàn).rar

    偏移正交相移鍵控(OQPSK:Offset Quadrature Phase Shift Keying)調(diào)制技術(shù)是一種恒包絡(luò)調(diào)制技術(shù),具有頻譜利用率高、頻譜特性好等特點(diǎn),廣泛應(yīng)用于衛(wèi)星通信和移動(dòng)通信領(lǐng)域。 論文以某型偵收設(shè)備中OQPSK解調(diào)器的全數(shù)字化為研究背景,設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的全數(shù)字OQPSK調(diào)制解調(diào)器,其中調(diào)制器主要用于仿真未知信號(hào),作為測(cè)試信號(hào)源。論文研究了全數(shù)字OQPSK調(diào)制解調(diào)的基本算法,包括成形濾波器、NCO模型、載波恢復(fù)、定時(shí)恢復(fù)等;完成了整個(gè)調(diào)制解調(diào)算法的MATLAB仿真。在此基礎(chǔ)上,采用VHDL硬件描述語(yǔ)言在Xilinx公司ISE7.1開(kāi)發(fā)環(huán)境下設(shè)計(jì)并實(shí)現(xiàn)了各個(gè)算法模塊,并在硬件平臺(tái)上加以實(shí)現(xiàn)。通過(guò)實(shí)際現(xiàn)場(chǎng)測(cè)試,實(shí)現(xiàn)了對(duì)所偵收信號(hào)的正確解調(diào)。論文還實(shí)現(xiàn)了解調(diào)器的百兆以太網(wǎng)接口,使得系統(tǒng)可以方便地將解調(diào)數(shù)據(jù)發(fā)送給計(jì)算機(jī)進(jìn)行后續(xù)處理。

    標(biāo)簽: OQPSK FPGA 調(diào)制

    上傳時(shí)間: 2013-06-30

    上傳用戶:Miyuki

主站蜘蛛池模板: 赤城县| 从化市| 澜沧| 旬邑县| 道孚县| 商都县| 乡宁县| 札达县| 金寨县| 师宗县| 若羌县| 揭东县| 康乐县| 罗山县| 蒙阴县| 凤冈县| 东乌珠穆沁旗| 麟游县| 织金县| 陆河县| 江都市| 绩溪县| 花莲县| 徐闻县| 盐城市| 东乡| 上高县| 衡水市| 大港区| 扬中市| 宁河县| 甘谷县| 花莲市| 蚌埠市| 双峰县| 肥乡县| 古丈县| 寻甸| 永顺县| 岫岩| 嘉荫县|