亚洲国产美女精品久久久久∴ ,久久精品亚洲一区二区,久久精品国产亚洲aⅴ

fpga 信號發(fā)生器

ACDSEE9.0版的序號產(chǎn)生器經(jīng)過測試可以使用

ACDSEE9.0版的序號產(chǎn)生器經(jīng)過測試可以使用

標(biāo)簽： ACDSEE 9.0

上傳時(shí)間： 2016-01-28

上傳用戶：三人用菜
由董信、林生佑、汪召兵、周啟龍四人組成的代碼分析小組分析了sys_getitimer、sys_setitimer 和sys_alarm 三個(gè)系統(tǒng)調(diào)用并了解了定時(shí)器的工作機(jī)制

由董信、林生佑、汪召兵、周啟龍四人組成的代碼分析小組分析了sys_getitimer、sys_setitimer 和sys_alarm 三個(gè)系統(tǒng)調(diào)用并了解了定時(shí)器的工作機(jī)制，在這里我向簡要介紹一下我的源代碼分析的情況。

標(biāo)簽： sys_getitimer sys_setitimer sys_alarm 代碼分析

上傳時(shí)間： 2013-12-12

上傳用戶：PresidentHuang
本文是以數(shù)位訊號處理器DSP（Digital Singal Processor）之核心架構(gòu)為主體的數(shù)位式溫度控制器開發(fā)

本文是以數(shù)位訊號處理器DSP（Digital Singal Processor）之核心架構(gòu)為主體的數(shù)位式溫度控制器開發(fā)，而其主要分為硬體電路與軟體程式兩部分來完成。而就硬體電路來看分為量測電路模組、DSP周邊電路及RS232通訊模組、輸出模組三個(gè)部分，其中在輸出上可分為電流輸出、電壓輸出以及binary command給加熱驅(qū)動(dòng)裝置, RS232 除了可以與PC聯(lián)絡(luò)外也可以與具有CPU的熱能驅(qū)動(dòng)器做命令傳輸。在計(jì)畫中分析現(xiàn)有工業(yè)用加熱驅(qū)動(dòng)裝置和溫度曲線的關(guān)係，並瞭解其控制情況。軟體方面即是溫控器之中央處理器程式，亦即DSP控制程式，其中包括控制理論、感測器線性轉(zhuǎn)換程式、I/O介面及通訊協(xié)定相關(guān)程式。在控制法則上，提出一個(gè)新的加熱體描述模型，然後以前饋控制為主並輔以PID控制，得到不錯(cuò)的控制結(jié)果。

標(biāo)簽： Processor Digital Singal DSP

上傳時(shí)間： 2013-12-24

上傳用戶：zjf3110
信用卡號碼生產(chǎn)器請大家多看看能生產(chǎn)個(gè)人資料以及卡號

信用卡號碼生產(chǎn)器請大家多看看能生產(chǎn)個(gè)人資料以及卡號

標(biāo)簽： 信用卡家

上傳時(shí)間： 2014-08-27

上傳用戶：wweqas
采用FPGA實(shí)現(xiàn)π/4 DQPSK調(diào)制器

采用FPGA 實(shí)現(xiàn)π/ 4 DQPSK調(diào)制器--\r\n北　方　交　通　大　學(xué)　學(xué)　報(bào)

標(biāo)簽： DQPSK FPGA 調(diào)制器

上傳時(shí)間： 2013-08-11

上傳用戶：stampede
基于FPGA的數(shù)字上下變頻器的研究與實(shí)現(xiàn)

基于FPGA的數(shù)字上下變頻器的研究與實(shí)現(xiàn)，適合通信專業(yè)人員參考

標(biāo)簽： FPGA 數(shù)字下變頻

上傳時(shí)間： 2013-08-15

上傳用戶：zhaistone
用fpga實(shí)現(xiàn)的DA轉(zhuǎn)換器

用fpga實(shí)現(xiàn)的DA轉(zhuǎn)換器，有說明和源碼，VDHL文件。\\r\\nA PLD Based Delta-Sigma DAC\\r\\nDelta-Sigma modulation is the simple, yet powerful,\\r\\ntechnique responsible for the extraordinary\\r\\nperformance and low cost of today s audio CD\\r\\nplayers. The simplest Delta-Sigm

標(biāo)簽： fpga DA轉(zhuǎn)換器

上傳時(shí)間： 2013-08-22

上傳用戶：dudu1210004
用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器

用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器

標(biāo)簽： Verilog FPGA 分頻器

上傳時(shí)間： 2013-08-30

上傳用戶：xingyuewubian
基于fpga的JPEG編解碼器設(shè)計(jì)

基于fpga的JPEG編解碼器設(shè)計(jì)，采用流水線優(yōu)化解決時(shí)間并行性問題，提高DCT/IDCT模塊的運(yùn)行速度。

標(biāo)簽： fpga JPEG 編解碼器

上傳時(shí)間： 2013-08-31

上傳用戶：taa123456
用VerilogHDL實(shí)現(xiàn)基于FPGA的通用分頻器的設(shè)計(jì)

用VerilogHDL實(shí)現(xiàn)基于FPGA的通用分頻器的設(shè)計(jì)

標(biāo)簽： VerilogHDL FPGA 分頻器

上傳時(shí)間： 2013-10-28

上傳用戶：xiaoxiang

主站蜘蛛池模板：嵊泗县| 绥中县| 德惠市| 梧州市| 北宁市| 林西县| 循化| 淮南市| 河曲县| 铜梁县| 光泽县| 木里| 林甸县| 中方县| 莫力| 桂平市| 南丹县| 石狮市| 枝江市| 罗城| 碌曲县| 张家界市| 连云港市| 开封县| 三台县| 馆陶县| 合山市| 凤庆县| 绿春县| 龙门县| 宁国市| 永平县| 河北省| 宜川县| 南乐县| 丽水市| 隆昌县| 尖扎县| 鹤壁市| 焉耆| 银川市|

<strike id="8gkek"></strike>

<strike id="8gkek"></strike>