無(wú)線通信fpga設(shè)計(jì)，書(shū)中包含matlab程序以及verilog程序
上傳時(shí)間： 2021-01-11
上傳用戶：
現(xiàn)代通信系統(tǒng) MATLAB版 清晰書(shū)簽版
標(biāo)簽： MATLAB 現(xiàn)代通信系統(tǒng)
上傳時(shí)間： 2013-05-15
上傳用戶：eeworm
這是Matlab實(shí)現(xiàn)的非常簡(jiǎn)單的數(shù)字信號(hào)調(diào)制仿真，用于Xilinx FPGA（ASK, BPSK, FSK, OOK, QPSK）
標(biāo)簽： Xilinx-FPGA-Matlab-Simulate
上傳時(shí)間： 2013-07-15
上傳用戶：thh29
近幾年來(lái)，OFDM(Orthogonal Frequency Division Multiplexing)技術(shù)引起了人們的廣泛注意，根據(jù)這項(xiàng)新技術(shù)，很多相關(guān)協(xié)議被提出來(lái)。其中WiMax(Wireless MetropolitanArea Networks)代表空中接口滿足IEEE 802.16標(biāo)準(zhǔn)的寬帶無(wú)線通信系統(tǒng)，IEEE標(biāo)準(zhǔn)在2004年定義了空中接口的物理層(PHY)，即802.16d協(xié)議。該協(xié)議規(guī)定數(shù)據(jù)傳輸采用突發(fā)模式，調(diào)制方式采用OFDM技術(shù)，傳輸速率較高且實(shí)現(xiàn)方便、成本低廉，已經(jīng)成為首先推廣應(yīng)用的商業(yè)化標(biāo)準(zhǔn)。 本文主要對(duì)IEEE802.16d OFDM系統(tǒng)物理層進(jìn)行研究，并在XILINX公司的Virtexpro II芯片上實(shí)現(xiàn)了基帶算法。 首先討論了OFDM基本原理及其關(guān)鍵技術(shù)。根據(jù)IEEE802.16d OFDM系統(tǒng)的物理層發(fā)送端流程搭建了基帶仿真鏈路，利用MATLAB/SIMULINK仿真了OFDM系統(tǒng)在有無(wú)循環(huán)前綴(CP)、多徑數(shù)目不同等情況下的性能變化。由于同步算法和信道估計(jì)算法計(jì)算量都很大，為了找到適合采用FPGA實(shí)現(xiàn)的算法，分析了同步誤差和不同信道估計(jì)算法對(duì)接收信號(hào)的影響，并結(jié)合計(jì)算量的大小提出了一種新的聯(lián)合同步算法，以及得出了LS信道估計(jì)算法最適合802.16d系統(tǒng)的結(jié)論。 其次，完成了基帶發(fā)射機(jī)和接收機(jī)的FPGA硬件電路實(shí)現(xiàn)。為了使系統(tǒng)的時(shí)鐘頻率更高，采用了流水線的結(jié)構(gòu)。設(shè)計(jì)中采用編寫(xiě)Verilog程序和使用IP核相結(jié)合的辦法，實(shí)現(xiàn)了新的聯(lián)合同步算法，并且通過(guò)簡(jiǎn)化結(jié)構(gòu)，避免了信道估計(jì)算法中的繁瑣除法。利用ISE9. 2i和Modelsim6.Oc軟件平臺(tái)對(duì)程序進(jìn)行設(shè)計(jì)、綜合和仿真，并將仿真結(jié)果和MATLAB軟件計(jì)算結(jié)果相對(duì)比。結(jié)果表明，采用16位數(shù)據(jù)總線可達(dá)到理想的精度。 最后，采用串口通信的方式對(duì)基帶系統(tǒng)進(jìn)行了驗(yàn)證。通過(guò)串口通信從功能上表明該系統(tǒng)確實(shí)可行。 關(guān)鍵詞：IEEE802. 16d； OFDM； 同步；信道估計(jì)；基帶系統(tǒng)
上傳時(shí)間： 2013-07-31
上傳用戶：1757122702
隨著無(wú)線通信技術(shù)的不斷發(fā)展和社會(huì)需求的日益增長(zhǎng)，對(duì)通信系統(tǒng)的傳輸質(zhì)量和容量的要求也越來(lái)越大。現(xiàn)代通信系統(tǒng)為了追求更高的數(shù)據(jù)速率和頻譜效率，更趨向于采用非恒定包絡(luò)的調(diào)制方式，而非恒定包絡(luò)調(diào)制方式對(duì)功率放大器的非線性非常敏感，加上現(xiàn)代通信系統(tǒng)對(duì)功率放大器的效率提出了更高的要求，以及功率放大器本身有限的線性度，這就使功率放大器線性化技術(shù)成為無(wú)線通信系統(tǒng)的關(guān)鍵技術(shù)之一。 本文對(duì)功率放大器的線性化技術(shù)進(jìn)行了系統(tǒng)的研究。首先，介紹功率放大器的非線性特性、記憶效應(yīng)產(chǎn)生原理和常見(jiàn)的各種線性化技術(shù)，重點(diǎn)研究了目前流行的自適應(yīng)數(shù)字預(yù)失真技術(shù)原理。其次，介紹了功率放大器的無(wú)記憶模型和有記憶模型，以及兩種實(shí)用的預(yù)失真實(shí)現(xiàn)方法--查表法和多項(xiàng)式法，在此基礎(chǔ)上重點(diǎn)研究了基于QRD_RLS自適應(yīng)算法的記憶多項(xiàng)式法預(yù)失真技術(shù)，對(duì)該算法進(jìn)行了Matlab仿真分析，為后面的FPGA實(shí)現(xiàn)奠定基礎(chǔ)。最后，確定了數(shù)字預(yù)失真實(shí)現(xiàn)的架構(gòu)，介紹了與QRD_RLS算法實(shí)現(xiàn)相關(guān)的CORDIC技術(shù)、復(fù)數(shù)Givens旋轉(zhuǎn)及Systolic陣等原理，詳細(xì)闡述了基于CORDIC技術(shù)的復(fù)數(shù)QRD_RLS算法的Systolic實(shí)現(xiàn)，從而在FPGA上實(shí)現(xiàn)了數(shù)字預(yù)失真。 在軟件無(wú)線電思想的指導(dǎo)下，本文利用System Generator軟件完成了基于QRD_RLS算法的記憶多項(xiàng)式法的數(shù)字預(yù)失真的FPGA設(shè)計(jì)，并且在硬件平臺(tái)上檢驗(yàn)了預(yù)失真效果。
標(biāo)簽： FPGA 射頻功放 數(shù)字預(yù)失真
上傳時(shí)間： 2013-04-24
上傳用戶：84425894
擴(kuò)頻通信技術(shù)因?yàn)榫哂休^強(qiáng)的抗干擾、抗噪聲、抗多徑衰落能力、較好的保密性、較強(qiáng)的多址能力和高精度測(cè)量等優(yōu)點(diǎn)，在軍事抗干擾和個(gè)人通信業(yè)務(wù)中得到了很大的發(fā)展。尤其是基于擴(kuò)頻理論的CDMA通信技術(shù)成為國(guó)際電聯(lián)規(guī)定的第三代移動(dòng)通信系統(tǒng)的主要標(biāo)準(zhǔn)化建議后，標(biāo)志著擴(kuò)頻通信技術(shù)在民用通信領(lǐng)域的應(yīng)用進(jìn)入了新階段。 近年來(lái)，隨著微電子技術(shù)和電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)的迅速發(fā)展，以FPGA和CPLD為代表的可編程邏輯器件憑借其設(shè)計(jì)方便靈活等特點(diǎn)廣泛應(yīng)用于數(shù)字信號(hào)處理領(lǐng)域。 本論文正是采用基于FPGA硬件平臺(tái)來(lái)實(shí)現(xiàn)了一個(gè)直接序列擴(kuò)頻通信基帶系統(tǒng)，該系統(tǒng)的實(shí)現(xiàn)涉及擴(kuò)頻通信和有關(guān)FPGA的相關(guān)知識(shí)，以及實(shí)現(xiàn)這些模塊的VHDL硬件描述語(yǔ)言和QuartusⅡ開(kāi)發(fā)平臺(tái)，目標(biāo)是實(shí)現(xiàn)一個(gè)集成度高、靈活性強(qiáng)、并具有較強(qiáng)的數(shù)據(jù)處理能力的擴(kuò)頻通信基帶系統(tǒng)。 本論文中首先對(duì)擴(kuò)頻通信的基礎(chǔ)理論做了探討，著重對(duì)直序擴(kuò)頻的理論進(jìn)行了分析；其次根據(jù)理論分析，設(shè)計(jì)了全數(shù)字直接序列擴(kuò)頻基帶系統(tǒng)的結(jié)構(gòu)，完成了擴(kuò)頻序列的產(chǎn)生、信息碼的輸入和擴(kuò)頻。重點(diǎn)完成了對(duì)基帶擴(kuò)頻信號(hào)的相關(guān)解擴(kuò)和幾種同步捕獲電路的設(shè)計(jì)，將多種專用芯片的功能集成在一片大規(guī)模FPGA芯片上。在論文中列出了部分模塊的VHDL程序，并在QuartusⅡ仿真平臺(tái)上完成各部分模塊的功能仿真。
標(biāo)簽： FPGA 直擴(kuò)通信 同步設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：chenjjer
通信與信息技術(shù)行業(yè)飛速發(fā)展，已成為我國(guó)支柱產(chǎn)業(yè)之一。隨著該行業(yè)的迅速發(fā)展，社會(huì)對(duì)具備實(shí)際動(dòng)手能力人才的需求也不斷增加，高校通信教學(xué)改革勢(shì)在必行。在最初的通信原理實(shí)驗(yàn)設(shè)備中每個(gè)實(shí)驗(yàn)獨(dú)立占用一塊硬件資源，隨著EDA技術(shù)的發(fā)展，實(shí)驗(yàn)設(shè)備廠商將CPLD/FPGA技術(shù)作為獨(dú)立的一項(xiàng)實(shí)驗(yàn)內(nèi)容，加入到通信原理實(shí)驗(yàn)設(shè)備中。FPGA技術(shù)具備集成度高、速度快和現(xiàn)場(chǎng)可編程的優(yōu)勢(shì)，適合高集成度和高速的時(shí)序運(yùn)算。本文總結(jié)現(xiàn)有通信原理實(shí)驗(yàn)設(shè)備的優(yōu)缺點(diǎn)，采用FPGA技術(shù)設(shè)計(jì)出集驗(yàn)證性和設(shè)計(jì)性于一體，具備較高的綜合性和系統(tǒng)性的通信原理實(shí)驗(yàn)系統(tǒng)。 本系統(tǒng)提供了一個(gè)開(kāi)放性的硬件、軟件平臺(tái)，從培養(yǎng)學(xué)生實(shí)際動(dòng)手能力出發(fā)，利用FPGA在通用的硬件上實(shí)現(xiàn)所有實(shí)驗(yàn)內(nèi)容。學(xué)生在本系統(tǒng)上除了能完成已固化的實(shí)驗(yàn)內(nèi)容，還可以實(shí)現(xiàn)電子設(shè)計(jì)開(kāi)發(fā)和驗(yàn)證。這對(duì)培養(yǎng)學(xué)生的實(shí)踐能力大有裨益。 本文結(jié)合數(shù)字通信系統(tǒng)基本模型，把基于FPGA的通信原理實(shí)驗(yàn)系統(tǒng)劃分為信號(hào)源模塊、發(fā)送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中，模擬信號(hào)源采用DDS技術(shù)，能夠生成非常高的頻率精度，可作為任意波形發(fā)生器。發(fā)送端和接收端模塊結(jié)合到一起組成多體制調(diào)制解調(diào)器，形成多頻段、多波形的軟件無(wú)線電系統(tǒng)。載波同步采用全數(shù)字COSTAS環(huán)提取技術(shù)，具備良好的載波跟蹤特性，利用對(duì)載波相位不敏感 的Gardner算法跟蹤位同步信號(hào)。 本文首先介紹了通信原理實(shí)驗(yàn)系統(tǒng)的研究現(xiàn)狀和意義；然后根據(jù)通信系統(tǒng)模型從《通信原理》各個(gè)章節(jié)中提煉出各模塊的實(shí)驗(yàn)內(nèi)容，分別列出各實(shí)驗(yàn)的數(shù)字化實(shí)現(xiàn)模型；繼而根據(jù)各模塊資源需求選取合適FPGA芯片，并給出硬件設(shè)計(jì)方案；最后，給出各模塊在FPGA上具體實(shí)現(xiàn)過(guò)程、系統(tǒng)測(cè)試結(jié)果及分析。測(cè)試和實(shí)際運(yùn)行結(jié)果表明設(shè)計(jì)方法正確，且功能和技術(shù)指標(biāo)滿足設(shè)計(jì)要求。 關(guān)鍵詞：通信原理，實(shí)驗(yàn)系統(tǒng)，F(xiàn)PGA，DDS，多體制調(diào)制解調(diào)，全數(shù)字COSTAS環(huán)，位同步
標(biāo)簽： FPGA 通信原理 實(shí)驗(yàn)系統(tǒng)
上傳時(shí)間： 2013-07-07
上傳用戶：evil
隨著列車(chē)自動(dòng)化控制和現(xiàn)場(chǎng)總線技術(shù)的發(fā)展，基于分布式控制系統(tǒng)的列車(chē)通信網(wǎng)絡(luò)技術(shù)TCN（IEC-61375）在現(xiàn)代高速列車(chē)上得到廣泛應(yīng)用。TCN協(xié)議將列車(chē)通信網(wǎng)絡(luò)分為絞線式列車(chē)總線WTB和多功能車(chē)輛總線MVB，其中WTB實(shí)現(xiàn)對(duì)開(kāi)式列車(chē)中的互聯(lián)車(chē)輛間的數(shù)據(jù)傳輸和通信，MVB實(shí)現(xiàn)車(chē)載設(shè)備的協(xié)同工作和互相交換信息。 本文介紹了國(guó)內(nèi)外列車(chē)通信網(wǎng)絡(luò)的發(fā)展情況和各自優(yōu)勢(shì)，分析了MVB一類設(shè)備底層協(xié)議。研究利用FPGA實(shí)現(xiàn)MVB控制芯片MVBC，用ARM作為微處理器實(shí)現(xiàn)MVB一類設(shè)備的嵌入式解決方案。其中，在FPGA芯片中主要采用自頂向下的設(shè)計(jì)方法，RLT硬件描述語(yǔ)言實(shí)現(xiàn)MVB控制芯片MVBC一類設(shè)備的主要功能，包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫(xiě)和實(shí)時(shí)操作系統(tǒng)的移植。在eCos實(shí)時(shí)操作系統(tǒng)上，完成了驅(qū)動(dòng)和上層應(yīng)用程序，包括端口初始化、端口配置、幀收發(fā)指令和報(bào)文分析。 為了驗(yàn)證設(shè)計(jì)的正確性，在設(shè)計(jì)的硬件平臺(tái)基礎(chǔ)上，搭建了MVB通信網(wǎng)絡(luò)的最小系統(tǒng)，對(duì)網(wǎng)絡(luò)進(jìn)行系統(tǒng)功能測(cè)試。測(cè)試結(jié)果表明：設(shè)計(jì)方案正確，達(dá)到了設(shè)計(jì)的預(yù)期要求。
上傳時(shí)間： 2013-08-03
上傳用戶：bruce5996
軟件無(wú)線電（Software Defined Radio）是無(wú)線通信系統(tǒng)收發(fā)信機(jī)的發(fā)展方向，它使得通信系統(tǒng)的設(shè)計(jì)者可以將主要精力集中到收發(fā)機(jī)的數(shù)字處理上，而不必過(guò)多關(guān)注電路實(shí)現(xiàn)。在進(jìn)行數(shù)字處理時(shí)，常用的方案包括現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）、數(shù)字信號(hào)處理器（DSP）和專用集成電路（ASIC）。FPGA以其相對(duì)較低的功耗和相對(duì)較低廉的成本，成為許多通信系統(tǒng)的首先方案。正是在這樣的前提下，本課題結(jié)合軟件無(wú)線電技術(shù)，研究并實(shí)現(xiàn)基于FPGA的數(shù)字收發(fā)信機(jī)。 @@ 本論文主要研究了發(fā)射機(jī)和接收機(jī)的結(jié)構(gòu)和相關(guān)的硬件實(shí)現(xiàn)問(wèn)題。首先，從理論上對(duì)發(fā)射機(jī)和接收機(jī)結(jié)構(gòu)進(jìn)行研究，找到收發(fā)信機(jī)設(shè)計(jì)中關(guān)鍵問(wèn)題。其次，在理論上有深刻認(rèn)識(shí)的基礎(chǔ)上，以FPGA為手段，將反饋控制算法、反饋補(bǔ)償算法和前饋補(bǔ)償算法落實(shí)到硬件電路上。同步一直是數(shù)字通信系統(tǒng)中的關(guān)鍵問(wèn)題，它也是本文的研究重點(diǎn)。本文在研究了已有各種同步方法的基礎(chǔ)上，設(shè)計(jì)了一種新的同步方法和相應(yīng)的接收機(jī)結(jié)構(gòu)，并以硬件電路將其實(shí)現(xiàn)。最后，針對(duì)所設(shè)計(jì)的硬件系統(tǒng)，本文還進(jìn)行了充分的硬件系統(tǒng)測(cè)試。硬件測(cè)試的各項(xiàng)數(shù)據(jù)結(jié)果表明系統(tǒng)設(shè)計(jì)方案是可行的，基本實(shí)現(xiàn)了數(shù)字中頻收發(fā)機(jī)系統(tǒng)的設(shè)計(jì)要求。 @@ 本文中發(fā)射機(jī)系統(tǒng)是以Altera公司EP2C70F672C6為硬件平臺(tái)，接收機(jī)系統(tǒng)以Altera公司EP2S180F1020C3為硬件平臺(tái)。收發(fā)系統(tǒng)均是在Ouartus Ⅱ 8．0環(huán)境下，通過(guò)編寫(xiě)Verilog HDL代碼和調(diào)用Altera IP core加以實(shí)現(xiàn)。在將設(shè)計(jì)方案落實(shí)到硬件電路實(shí)現(xiàn)之前，各種算法均使用MATLAB進(jìn)行原理仿真，并在MATLAB仿真得到正確結(jié)果的基礎(chǔ)上，使用Quartus Ⅱ 8．0中的功能仿真工具和時(shí)序仿真工具進(jìn)行了前仿真和后仿真。所有仿真結(jié)果無(wú)誤后，可下載至硬件平臺(tái)進(jìn)行調(diào)試，通過(guò)Quartus Ⅱ 8．0中集成的SignalTap邏輯分析儀，可以實(shí)時(shí)觀察電路中各點(diǎn)信號(hào)的變化情況，并結(jié)合示波器和頻譜儀，得到硬件測(cè)試結(jié)果。 @@關(guān)鍵詞：SDR；數(shù)字收發(fā)機(jī)；FPGA；載波同步；符號(hào)同步
標(biāo)簽： FPGA 數(shù)字中頻 收發(fā)信機(jī)
上傳時(shí)間： 2013-04-24
上傳用戶：diaorunze
在現(xiàn)代電子系統(tǒng)中，數(shù)字化已經(jīng)成為發(fā)展的必然趨勢(shì)，接收機(jī)數(shù)字化是電子系統(tǒng)數(shù)字化中的一項(xiàng)重要內(nèi)容，對(duì)數(shù)字化接收機(jī)的研究具有重要的意義。隨著數(shù)字化理論和微電子技術(shù)的迅速發(fā)展，高速的中頻數(shù)字化接收機(jī)的實(shí)現(xiàn)已經(jīng)成為可能。本文研究了一種基于FPGA的軟件無(wú)線電數(shù)字接收平臺(tái)的設(shè)計(jì)，并著重研究了其中數(shù)字中頻處理單元的設(shè)計(jì)和實(shí)現(xiàn)。FPGA器件具有設(shè)計(jì)靈活、開(kāi)發(fā)周期短和開(kāi)發(fā)成本低等優(yōu)點(diǎn)，所以廣泛應(yīng)用于各種通信系統(tǒng)中。相比于傳統(tǒng)的DSP串行結(jié)構(gòu)，F(xiàn)PGA能夠進(jìn)行流水線性設(shè)計(jì)，對(duì)數(shù)據(jù)進(jìn)行并行處理，所以FPGA在進(jìn)行數(shù)據(jù)量大，要求實(shí)時(shí)處理的系統(tǒng)設(shè)計(jì)時(shí)有很大的優(yōu)勢(shì)。 本文首先首先分析了軟件無(wú)線電當(dāng)前的發(fā)展趨勢(shì)及技術(shù)現(xiàn)狀，針對(duì)存在的處理速度跟不上的DSP瓶頸問(wèn)題，提出了中頻軟件無(wú)線電的FPGA實(shí)現(xiàn)方案。本文以FPGA實(shí)現(xiàn)為重點(diǎn)，在深入分析軟件無(wú)線電相關(guān)理論的基礎(chǔ)上，著重研究和完成了中頻軟件無(wú)線電數(shù)字接收平臺(tái)兩大模塊的FPGA實(shí)現(xiàn)：數(shù)字下變頻相關(guān)模塊和數(shù)字調(diào)制解調(diào)模塊。其中，在深入研究數(shù)字下變頻實(shí)現(xiàn)結(jié)構(gòu)的基礎(chǔ)上，首先對(duì)數(shù)字下變頻模塊的數(shù)控振蕩器(NCO)采用了直接頻率合成技術(shù)(DDS)實(shí)現(xiàn)，其頻率分辨率高，靈活，易于實(shí)現(xiàn)；高效抽取濾波器組由積分梳狀濾波器(CIC)，半帶濾波器(HB)，F(xiàn)IR濾波器組成。對(duì)積分梳狀濾波器(CIC)本文采用了Hogenaur“剪除”理論對(duì)內(nèi)部寄存器的位寬進(jìn)行改進(jìn)，極大地節(jié)約了資源，提高了運(yùn)行速率。對(duì)FIR濾波器和半帶濾波器采用了(DA)分布式算法，它的運(yùn)行速度只與數(shù)據(jù)的寬度有關(guān)，只有加減法運(yùn)算和二進(jìn)制除法，既縮減了系統(tǒng)資源又大大節(jié)省了運(yùn)算時(shí)間，實(shí)現(xiàn)了高效的實(shí)時(shí)處理。對(duì)數(shù)字調(diào)制解調(diào)模塊，重點(diǎn)研究和完成了2ASK和2FSK的調(diào)制解調(diào)的FPGA實(shí)現(xiàn)，模塊有很好的通用性，能方便地移植到其它的系統(tǒng)中。在文章的最后還對(duì)整個(gè)系統(tǒng)進(jìn)行了Matlab仿真，驗(yàn)證了系統(tǒng)設(shè)計(jì)思想的正確性。在系統(tǒng)各個(gè)關(guān)鍵模塊的設(shè)計(jì)過(guò)程中，都是先依據(jù)一定的設(shè)計(jì)指標(biāo)進(jìn)行verilog編程，然后再在Quartus軟件中編譯，時(shí)序仿真測(cè)試，并與Matlab仿真結(jié)果進(jìn)行對(duì)比，驗(yàn)證設(shè)計(jì)的正確性。
標(biāo)簽： FPGA 軟件無(wú)線電 數(shù)字接收機(jī)
上傳時(shí)間： 2013-05-18
上傳用戶：450976175
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
