摘要:本應(yīng)用指南提供了一種方法可從3.3V接口對(duì)Spartan™-3和Spartan-3L FPGA進(jìn)行配置。它針對(duì)每種配置模式都提供了一組經(jīng)驗(yàn)證的連接框圖。這些框圖是完整且可直接使用的解決方案。
標(biāo)簽： Spartan FPGA 3.3 應(yīng)用指南
上傳時(shí)間： 2013-11-17
上傳用戶：AISINI005
設(shè)計(jì)了一種新型的汽車入庫避障系統(tǒng). 該系統(tǒng)采用超聲波測距原理，利用FPGA 豐富的查找表結(jié)構(gòu)完成算法. 可隨時(shí)根據(jù)實(shí)際檢測或?qū)嶒?yàn)的數(shù)據(jù)更新查找表，降低系統(tǒng)偏差. 采用動(dòng)態(tài)掃描方式將測量結(jié)果實(shí)時(shí)地顯示出來，實(shí)時(shí)檢測與障礙物的警戒距離并報(bào)警.
標(biāo)簽： FPGA 超聲波 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-11-23
上傳用戶：mhp0114
本文對(duì)數(shù)字基帶信號(hào)脈沖成型濾波的應(yīng)用、原理及實(shí)現(xiàn)進(jìn)行了研究。首先介紹了數(shù)字成型濾波的應(yīng)用意義并分析了模擬和數(shù)字兩種硬件實(shí)現(xiàn)方法，接著介紹了成形濾波器設(shè)計(jì)所需要MATLAB軟件，以及利用ISE system generator在FPGA上進(jìn)行濾波器實(shí)現(xiàn)的優(yōu)勢。文中給出了成形濾波函數(shù)的數(shù)學(xué)模型，討論了幾種常用成形濾波函數(shù)的傳輸特性以及對(duì)傳輸系統(tǒng)信號(hào)誤碼率的影響。然后介紹了本次設(shè)計(jì)中使用到的數(shù)字成形濾波器設(shè)計(jì)的幾種FIR濾波器結(jié)構(gòu)。把各種設(shè)計(jì)方案進(jìn)行仿真，比較仿真結(jié)果，最后根據(jù)實(shí)際應(yīng)用的情況并結(jié)合設(shè)計(jì)仿真中出現(xiàn)的問題進(jìn)行分析，得出各種設(shè)計(jì)結(jié)構(gòu)的優(yōu)缺點(diǎn)以及適合應(yīng)用的場合。
標(biāo)簽： FPGA 數(shù)字 成形 濾波器設(shè)計(jì)
上傳時(shí)間： 2013-10-18
上傳用戶：aesuser
GMSK信號(hào)具有很好的頻譜和功率特性，特別適用于功率受限和信道存在非線性、衰落以及多普勒頻移的移動(dòng)突發(fā)通信系統(tǒng)。根據(jù)GMSK調(diào)制的特點(diǎn)，提出 亍一種以FPGA和CMX589A為硬件裁體的GMSK調(diào)制器的設(shè)計(jì)方案，并給出了方案的具體實(shí)現(xiàn)，包括系統(tǒng)結(jié)構(gòu)、利用CMX589A實(shí)現(xiàn)的高斯濾波器、 FPGA實(shí)現(xiàn)的調(diào)制指數(shù)為O．5的FM調(diào)制器以及控制器。對(duì)系統(tǒng)功能和性能測試結(jié)果表明，指標(biāo)符合設(shè)計(jì)要求，工作穩(wěn)定可靠。 關(guān)鍵詞：GMSK；DDS；FM調(diào)制器；FPGAl 引 言 由于GMSK調(diào)制方式具有很好的功率頻譜特性，較優(yōu)的誤碼性能，能夠滿足移動(dòng)通信環(huán)境下對(duì)鄰道干擾的嚴(yán)格要求，因此成為GSM、ETS HiperLANl以及GPRS等系統(tǒng)的標(biāo)準(zhǔn)調(diào)制方式。目前GMSK調(diào)制技術(shù)主要有兩種實(shí)現(xiàn)方法，一種是利用GMSK ASIC專用芯片來完成，典型的產(chǎn)品如FX589或CMX909配合MC2833或FX019來實(shí)現(xiàn)GMSK調(diào)制。這種實(shí)現(xiàn)方法的特點(diǎn)是實(shí)現(xiàn)簡單、基帶信 號(hào)速率可控，但調(diào)制載波頻率固定，沒有可擴(kuò)展性。另外一種方法是利用軟件無線電思想采用正交調(diào)制的方法在FPGA和DSP平臺(tái)上實(shí)現(xiàn)。其中又包括兩種實(shí)現(xiàn) 手段，一種是采用直接分解將單個(gè)脈沖的高斯濾波器響應(yīng)積分分成暫態(tài)部分和穩(wěn)態(tài)部分，通過累加相位信息來實(shí)現(xiàn)；另一種采用頻率軌跡合成，通過采樣把高斯濾波 器矩形脈沖響應(yīng)基本軌跡存入ROM作為查找表，然后通過FM調(diào)制實(shí)現(xiàn)。這種利用軟件無線電思想實(shí)現(xiàn)GMSK調(diào)制的方法具有調(diào)制參數(shù)可變的優(yōu)點(diǎn)，但由于軟件 設(shè)計(jì)中涉及到高斯低通濾波、相位積分和三角函數(shù)運(yùn)算，所以調(diào)制器參數(shù)更改困難、實(shí)現(xiàn)復(fù)雜。綜上所述，本文提出一種基于CMX589A和FPGA的GMSK 調(diào)制器設(shè)計(jì)方案。與傳統(tǒng)實(shí)現(xiàn)方法比較具有實(shí)現(xiàn)簡單、調(diào)制參數(shù)方便可控和軟件剪裁容易等特點(diǎn)，適合于CDPD、無中心站等多種通信系統(tǒng)，具有重要現(xiàn)實(shí)意義。
上傳時(shí)間： 2013-10-24
上傳用戶：thesk123
本文詳述了空間矢量SV PWM 的算法, 并提出用FPGA 實(shí)現(xiàn)SV PWM 的方法, 最后分析了使用FP2GA 的優(yōu)點(diǎn)
上傳時(shí)間： 2013-11-14
上傳用戶：asaqq
介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來完成分辨率為738×575 的PAL 制數(shù)字視頻信號(hào)到800×600 的VGA 格式轉(zhuǎn)換的實(shí)現(xiàn)方法。關(guān)鍵詞: 圖像放大; PAL; VGA; FPGA 目前, 絕大多數(shù)監(jiān)控系統(tǒng)中采用的高解析度攝像機(jī)均由47 萬像素的CCD 圖像傳感器采集圖像, 經(jīng)DSP 處理后輸出的PAL 制數(shù)字視頻信號(hào)不能直接在VGA 顯示器上顯示, 而在許多場合需要在VGA 顯示器上實(shí)時(shí)監(jiān)視, 這就需要將隔行PAL 制數(shù)字視頻轉(zhuǎn)換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對(duì)圖像進(jìn)行實(shí)時(shí)顯示, 本文采用一種近似的雙線性插值方法對(duì)圖像進(jìn)行放大。隨著微電子技術(shù)及其制造工藝的發(fā)展, 可編程邏輯器件的邏輯門密度有了很大提高, 現(xiàn)場可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復(fù)以及系統(tǒng)配置的靈活性, 同時(shí)隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來越強(qiáng), 因此FPGA 在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中發(fā)揮著越來越重要的作用。本課題的設(shè)計(jì)就是采用VHDL 描述, 基于FPGA 來實(shí)現(xiàn)的。
標(biāo)簽： PAL-VGA FPGA 轉(zhuǎn)換器
上傳時(shí)間： 2013-12-03
上傳用戶：aa54
為了滿足某測控平臺(tái)的設(shè)計(jì)要求，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計(jì)、關(guān)鍵模塊及軟件流程圖。測試結(jié)果表明，系統(tǒng)通訊速度為1 Mb/s，并且工作穩(wěn)定，目前該設(shè)計(jì)已經(jīng)成功應(yīng)用于某樣機(jī)中。
上傳時(shí)間： 2013-11-25
上傳用戶：王成林。
利用FPGA 設(shè)計(jì)一個(gè)類似點(diǎn)陣LCD 顯示的VGA 顯示控制器，可實(shí)現(xiàn)文字及簡單的圖表顯示。工作時(shí)只需將要顯示內(nèi)容轉(zhuǎn)換成對(duì)應(yīng)字模送入FPGA，即可實(shí)現(xiàn)相應(yīng)內(nèi)容的顯示。關(guān)鍵詞：FPGA；VGA；顯示控制 隨著數(shù)字圖像處理的應(yīng)用領(lǐng)域的不斷擴(kuò)大，其實(shí)時(shí)處理技術(shù)成為研究的熱點(diǎn)。EDA（電子設(shè)計(jì)自動(dòng)化）技術(shù)的迅猛發(fā)展為數(shù)字圖像實(shí)時(shí)處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA 的特點(diǎn)適用于進(jìn)行一些基于像素級(jí)的圖像處理[1]。LCD 和CRT 顯示器作為一種通用型顯示設(shè)備，如今已經(jīng)廣泛應(yīng)用于工作和生活中。與嵌入式系統(tǒng)中常用的顯示器件相比，它具有顯示面積大、色彩豐富、承載信息量大、接口簡單等優(yōu)點(diǎn)，如果將其應(yīng)用到嵌入式系統(tǒng)中，可以顯著提升產(chǎn)品的視覺效果。為此，嘗試將VGA 顯示的控制轉(zhuǎn)化到FPGA 來完成實(shí)現(xiàn)。
標(biāo)簽： FPGA VGA 制器設(shè)計(jì)
上傳時(shí)間： 2013-10-26
上傳用戶：lgd57115700
為了研制高性能的全數(shù)字永磁同步電機(jī)驅(qū)動(dòng)系統(tǒng)，本文提出了一種基于FPGA的單芯片驅(qū)動(dòng)控制方案。它采用硬件模塊化的現(xiàn)代EDA設(shè)計(jì)方法，使用VHDL硬件描述語言，實(shí)現(xiàn)了永磁同步電機(jī)矢量控制系統(tǒng)的設(shè)計(jì)。方案包括矢量變換、空間矢量脈寬調(diào)制(SVPWM)、電流環(huán)、速度環(huán)以及串行通訊等五部分。經(jīng)過仿真和實(shí)驗(yàn)表明，系統(tǒng)具有良好的穩(wěn)定性和動(dòng)態(tài)性能，調(diào)節(jié)轉(zhuǎn)速的范圍可以達(dá)到0.5r/min~4200r/min，對(duì)干擾誤差信號(hào)具有較強(qiáng)的容錯(cuò)性，能夠滿足高性能的運(yùn)動(dòng)控制領(lǐng)域?qū)τ来磐诫姍C(jī)驅(qū)動(dòng)系統(tǒng)的要求。
標(biāo)簽： FPGA 性能 永磁同步 電機(jī)驅(qū)動(dòng)
上傳時(shí)間： 2013-10-13
上傳用戶：fdmpy
設(shè)計(jì)了一種能使FPGA的主狀態(tài)機(jī)直接管理Flash的控制器，該控制器具有自己的指令集和中斷管理方式。用戶可以根據(jù)FPGA的系統(tǒng)時(shí)鐘對(duì)控制器進(jìn)行操作，無需關(guān)心Flash對(duì)指令和數(shù)據(jù)的時(shí)序要求。控制器建立了自己的壞塊管理機(jī)制，合并了一些Flash的常用關(guān)聯(lián)指令，方便了用戶對(duì)FPGA主狀態(tài)機(jī)的設(shè)計(jì)。
上傳時(shí)間： 2013-10-08
上傳用戶：shen007yue
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
