提出了一種基于FPGA的時(shí)鐘跟蹤環(huán)路的設(shè)計(jì)方案,該方案簡(jiǎn)化了時(shí)鐘跟蹤環(huán)路的結(jié)構(gòu),降低了時(shí)鐘調(diào)整電路的復(fù)雜度。實(shí)際電路測(cè)試結(jié)果表明,該方案能夠使接收機(jī)時(shí)鐘快速準(zhǔn)確地跟蹤發(fā)射機(jī)時(shí)鐘的變化,且時(shí)鐘抖動(dòng)小、穩(wěn)準(zhǔn)度高、工作穩(wěn)定可靠。
標(biāo)簽： FPGA 時(shí)鐘 跟蹤環(huán)路
上傳時(shí)間： 2014-12-28
上傳用戶：498732662
針對(duì)嵌入式機(jī)器視覺(jué)系統(tǒng)向獨(dú)立化、智能化發(fā)展的要求，介紹了一種嵌入式視覺(jué)系統(tǒng)--智能相機(jī)。基于對(duì)智能相機(jī)體系結(jié)構(gòu)、組成模塊和圖像采集、傳輸和處理技術(shù)的分析，對(duì)國(guó)內(nèi)外的幾款智能相機(jī)進(jìn)行比較。綜合技術(shù)發(fā)展現(xiàn)狀，提出基于FPGA+DSP模式的硬件平臺(tái)，并提出智能相機(jī)的發(fā)展方向。分析結(jié)果表明，該系統(tǒng)設(shè)計(jì)可以實(shí)現(xiàn)脫離PC運(yùn)行，完成圖像獲取與分析，并作出相應(yīng)輸出。 Abstract: This paper introduced an embedded vision system-intelligent camera ，which was for embedded machine vision systems to an independent and intelligent development requirements. Intelligent camera architecture， component modules and image acquisition， transmission and processing technology were analyzed. After comparing integrated technology development of several intelligent cameras at home and abroad， the paper proposed the hardware platform based on FPGA+DSP models and made clear direction of development of intelligent cameras. On the analysis of the design， the results indicate that the system can run from the PC independently to complete the image acquisition and analysis and give a corresponding output.
標(biāo)簽： FPGA DSP 模式 智能相機(jī)
上傳時(shí)間： 2013-10-24
上傳用戶：bvdragon
針對(duì)傳統(tǒng)集成電路（ASIC）功能固定、升級(jí)困難等缺點(diǎn)，利用FPGA實(shí)現(xiàn)了擴(kuò)頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實(shí)現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進(jìn)行低通濾波，給出了DQPSK解調(diào)的原理和實(shí)現(xiàn)方法，推導(dǎo)出一種簡(jiǎn)便的引入?仔/4固定相移的實(shí)現(xiàn)方法。采用模塊化的設(shè)計(jì)方法使用VHDL語(yǔ)言編寫(xiě)出源程序，在Virtex-II Pro 開(kāi)發(fā)板上成功實(shí)現(xiàn)了整個(gè)系統(tǒng)。測(cè)試結(jié)果表明該系統(tǒng)正確實(shí)現(xiàn)了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
標(biāo)簽： STEL 2000 FPGA 擴(kuò)頻通信
上傳時(shí)間： 2013-11-06
上傳用戶：liu123
為滿足三維大地電磁勘探技術(shù)對(duì)多個(gè)采集站的同步需求，基于FPGA設(shè)計(jì)了一種晶振頻率校準(zhǔn)系統(tǒng)。系統(tǒng)可以調(diào)節(jié)各采集站的恒溫壓控晶體振蕩器同步于GPS，從而使晶振能夠輸出高準(zhǔn)確度和穩(wěn)定度的同步信號(hào)。系統(tǒng)中使用FPGA設(shè)計(jì)了高分辨率的時(shí)間間隔測(cè)量單元，達(dá)到0.121 ns的測(cè)量分辨率，能對(duì)晶振分頻信號(hào)與GPS秒脈沖信號(hào)的時(shí)間間隔進(jìn)行高精度測(cè)量，縮短了頻率校準(zhǔn)時(shí)間。同時(shí)在FPGA內(nèi)部使用PicoBlaze嵌入式軟核處理器監(jiān)控系統(tǒng)狀態(tài)，并配合滑動(dòng)平均濾波法對(duì)測(cè)量得到的時(shí)間間隔數(shù)據(jù)實(shí)時(shí)處理，有效地抑制了GPS秒脈沖波動(dòng)對(duì)頻率校準(zhǔn)的影響。
標(biāo)簽： FPGA 恒溫晶振 頻率校準(zhǔn)
上傳時(shí)間： 2013-10-17
上傳用戶：xsnjzljj
在基于ASIC或FPGA的設(shè)計(jì)中，設(shè)計(jì)人員必須認(rèn)真考慮某些性能標(biāo)準(zhǔn)，他們面臨的挑戰(zhàn)主要體現(xiàn)在面積、速度和功耗方面。 與ASIC一樣，供應(yīng)商在FPGA設(shè)計(jì)中也需要應(yīng)對(duì)面積和速度的挑戰(zhàn)。隨著門(mén)數(shù)不斷增加，F(xiàn)PGA需要更大的面積和尺寸來(lái)適應(yīng)更多的應(yīng)用，設(shè)計(jì)工具需要采用更好的算法以便更有效地利用面積。不斷演進(jìn)的FPGA技術(shù)也給設(shè)計(jì)人員帶來(lái)一系列新的挑戰(zhàn)，電源利用率就是其中之一，這對(duì)于為手持或便攜式設(shè)備設(shè)計(jì)基于FPGA的嵌入式系統(tǒng)來(lái)說(shuō)是急需解決的問(wèn)題。
標(biāo)簽： FPGA MPU 手持設(shè)備 功耗
上傳時(shí)間： 2013-11-14
上傳用戶：wkchong
波長(zhǎng)信號(hào)的解調(diào)是實(shí)現(xiàn)光纖光柵傳感網(wǎng)絡(luò)的關(guān)鍵，基于現(xiàn)有的光纖光柵傳感器解調(diào)方法，提出一種基于FPGA的雙匹配光纖光柵解調(diào)方法，此系統(tǒng)是一種高速率、高精度、低成本的解調(diào)系統(tǒng)，并且通過(guò)引入雙匹配光柵有效地克服了雙值問(wèn)題同時(shí)擴(kuò)大了檢測(cè)范圍。分析了光纖光柵的測(cè)溫原理并給出了該方案軟硬件設(shè)計(jì)，綜合考慮系統(tǒng)的解調(diào)精度和FPGA的處理速度給出了基于拉格朗日的曲線擬合算法。 Abstract: Sensor is one of the most important application of the fiber grating. Wavelength signal demodulating is the key techniques to carry out fiber grating sensing network， based on several existing methods of fiber grating sensor demodulation inadequate， a two-match fiber grating demodulation method was presented. This system is a high-speed， high precision， low-cost demodulation system. And by introducing a two-match grating effectively overcomes the problem of double value while expands the scope of testing. This paper analyzes the principle of fiber Bragg grating temperature and gives the software and hardware design of the program. Considering the system of demodulation accuracy and processing speed of FPGA，this paper gives the curve fitting algorithm based on Lagrange.
標(biāo)簽： FPGA 光纖光柵 解調(diào)系統(tǒng)
上傳時(shí)間： 2014-07-24
上傳用戶：caiguoqing
基于Actel FPGA 的雙端口RAM 設(shè)計(jì)雙端口RAM 芯片主要應(yīng)用于高速率、高可靠性、對(duì)實(shí)時(shí)性要求高的場(chǎng)合，如實(shí)現(xiàn)DSP與PCI 總線芯片之間的數(shù)據(jù)交換接口電路等。但普通雙端口RAM 最大的缺點(diǎn)是在兩個(gè)CPU發(fā)生競(jìng)爭(zhēng)時(shí)，有一方CPU 必須等待，因而降低了訪問(wèn)效率。IDT 公司推出的專用雙端口RAM 芯片解決了普通雙端口RAM 內(nèi)部競(jìng)爭(zhēng)問(wèn)題，并融合了中斷、旗語(yǔ)、主從功能。它具有存取速度快、功耗低、可完全異步操作、接口電路簡(jiǎn)單等優(yōu)點(diǎn)，但缺點(diǎn)也非常明顯，那就是價(jià)格太昂貴。為解決IDT 專用雙端口RAM 芯片的價(jià)格過(guò)高問(wèn)題，廣州致遠(yuǎn)電子有限公司推出了一種全新的基于Actel FPGA 的雙端口RAM 的解決方案。該方案采用Actel FPGA 實(shí)現(xiàn)，不僅具有IDT 專用雙端口RAM 芯片的所有性能特點(diǎn)，更是在價(jià)格上得到了很大改善，以A3P060雙端口RAM 為例，在相同容量（2K 字節(jié)）下，其價(jià)格僅為IDT 專用芯片的六分之一。
上傳時(shí)間： 2013-10-22
上傳用戶：blacklee
針對(duì)物體在不同色溫光源照射下呈現(xiàn)偏色的現(xiàn)象，用FPGA實(shí)現(xiàn)對(duì)Bayer CCD數(shù)字相機(jī)的自動(dòng)白平衡處理。根據(jù)CFA(Color Filter Array)的分布特點(diǎn)，利用雙端口RAM(DPRAM)，實(shí)現(xiàn)了顏色插值與色彩空間轉(zhuǎn)換。在FPGA上設(shè)計(jì)了自動(dòng)白平衡的三大電路模塊：色溫估計(jì)、增益計(jì)算和色溫校正，并連接形成一個(gè)負(fù)反饋回路，然后結(jié)合EDA設(shè)計(jì)的特點(diǎn)，改進(jìn)了增益計(jì)算的過(guò)程，有效地抑制了色彩振蕩現(xiàn)象。
標(biāo)簽： BayerCCD FPGA 相機(jī) 彩色
上傳時(shí)間： 2013-10-10
上傳用戶：ouyangmark
基于Actel FPGA 的多串口擴(kuò)展設(shè)計(jì)采用了Actel 公司高集成度，小體積，低功耗，低系統(tǒng)成本，高安全性和可靠性的小容量FPGA—A3P030 進(jìn)行設(shè)計(jì)，把若干接口電路的功能集成到A3P030 中，實(shí)現(xiàn)了三路以上的串口擴(kuò)展。該設(shè)計(jì)靈活性高，可根據(jù)需求靈活實(shí)現(xiàn)并行總線擴(kuò)展三路UART 或者SPI 擴(kuò)展三路UART，波特率可以靈活設(shè)置。
標(biāo)簽： Actel FPGA 多串口 擴(kuò)展設(shè)計(jì)
上傳時(shí)間： 2013-10-18
上傳用戶：JIEWENYU
提出一種利用FPGA實(shí)現(xiàn)相關(guān)干涉儀測(cè)向算法的方法，給出了測(cè)向系統(tǒng)的結(jié)構(gòu)和組成框圖，并詳細(xì)介紹了FPGA內(nèi)部模塊的劃分及設(shè)計(jì)流程，最后結(jié)合實(shí)際設(shè)計(jì)出一種實(shí)現(xiàn)方案，并討論了該方案在寬帶測(cè)向中較原有實(shí)現(xiàn)方式的優(yōu)勢(shì)。為了使算法更適于FPGA實(shí)現(xiàn)，提出了一種新的相位樣本選取方法，并仿真驗(yàn)證了該方法與傳統(tǒng)方法的等效性。
上傳時(shí)間： 2013-11-11
上傳用戶：1142895891
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
