FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航(源程序) 1每個(gè)項(xiàng)目都有說明文件，介紹使用方法。
標(biāo)簽： FPGA 數(shù)字電子 開發(fā)實(shí)例 導(dǎo)航
上傳時(shí)間： 2013-10-31
上傳用戶：yuchunhai1990
目前，大型設(shè)計(jì)一般推薦使用同步時(shí)序電路。同步時(shí)序電路基于時(shí)鐘觸發(fā)沿設(shè)計(jì)，對時(shí)鐘的周期、占空比、延時(shí)和抖動(dòng)提出了更高的要求。為了滿足同步時(shí)序設(shè)計(jì)的要求，一般在FPGA設(shè)計(jì)中采用全局時(shí)鐘資源驅(qū)動(dòng)設(shè)計(jì)的主時(shí)鐘，以達(dá)到最低的時(shí)鐘抖動(dòng)和延遲。 FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)計(jì)的需要，Xilinx的FPGA中集成的專用時(shí)鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加，最新的 Virtex II器件最多可以提供16個(gè)全局時(shí)鐘輸入端口和8個(gè)數(shù)字時(shí)鐘管理模塊(DCM)。與全局時(shí)鐘資源相關(guān)的原語常用的與全局時(shí)鐘資源相關(guān)的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
標(biāo)簽： Xilinx FPGA 全局時(shí)鐘資源
上傳時(shí)間： 2014-01-01
上傳用戶：maqianfeng
設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對性變差，某些情況下會(huì)變得不方便或者將增加硬件成本。此時(shí)，需要進(jìn)行自行FIFO設(shè)計(jì)。本文提供了一種基于信元的FIFO設(shè)計(jì)方法以供設(shè)計(jì)者在適當(dāng)?shù)臅r(shí)候選用。這種方法也適合于不定長包的處理。
標(biāo)簽： FPGA FIFO 信元 設(shè)計(jì)方法
上傳時(shí)間： 2014-01-13
上傳用戶：mengmeng444425
為實(shí)現(xiàn)設(shè)備中存在的低速數(shù)據(jù)光纖通信的同步復(fù)接/ 分接,提出一種基于FPGA 的幀同步頭信號提取檢測方案,其中幀頭由7 位巴克碼1110010 組成,在數(shù)據(jù)的接收端首先從復(fù)接數(shù)據(jù)中提取時(shí)鐘信號,進(jìn)而檢測幀同步信號,為數(shù)字分接提供起始信號,以實(shí)現(xiàn)數(shù)據(jù)的同步分接。實(shí)驗(yàn)表明,此方案成功地在光纖通信系統(tǒng)的接收端檢測到幀同步信號,從而實(shí)現(xiàn)了數(shù)據(jù)的正確分接。
標(biāo)簽： FPGA 光纖通信系統(tǒng) 幀同步 檢測
上傳時(shí)間： 2013-10-17
上傳用戶：q123321
為解決目前高速信號處理中的數(shù)據(jù)傳輸速度瓶頸以及傳輸距離的問題，設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA 的高速數(shù)據(jù)傳輸系統(tǒng)，本系統(tǒng)借助Altera Cyclone III FPGA 的LVDS I/O 通道產(chǎn)生LVDS 信號，穩(wěn)定地完成了數(shù)據(jù)的高速、遠(yuǎn)距離傳輸。系統(tǒng)所需的8B/10B 編解碼、數(shù)據(jù)時(shí)鐘恢復(fù)(CDR)、串/并行轉(zhuǎn)換電路、誤碼率計(jì)算模塊均在FPGA 內(nèi)利用VHDL 語言設(shè)計(jì)實(shí)現(xiàn)，大大降低了系統(tǒng)互聯(lián)的復(fù)雜度和成本，提高了系統(tǒng)集成度和穩(wěn)定性。
上傳時(shí)間： 2013-10-30
上傳用戶：zhishenglu
摘要:本應(yīng)用指南提供了一種方法可從3.3V接口對Spartan™-3和Spartan-3L FPGA進(jìn)行配置。它針對每種配置模式都提供了一組經(jīng)驗(yàn)證的連接框圖。這些框圖是完整且可直接使用的解決方案。
標(biāo)簽： Spartan FPGA 3.3 應(yīng)用指南
上傳時(shí)間： 2013-11-17
上傳用戶：AISINI005
設(shè)計(jì)了一種新型的汽車入庫避障系統(tǒng). 該系統(tǒng)采用超聲波測距原理，利用FPGA 豐富的查找表結(jié)構(gòu)完成算法. 可隨時(shí)根據(jù)實(shí)際檢測或?qū)嶒?yàn)的數(shù)據(jù)更新查找表，降低系統(tǒng)偏差. 采用動(dòng)態(tài)掃描方式將測量結(jié)果實(shí)時(shí)地顯示出來，實(shí)時(shí)檢測與障礙物的警戒距離并報(bào)警.
標(biāo)簽： FPGA 超聲波 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-11-23
上傳用戶：mhp0114
本文對數(shù)字基帶信號脈沖成型濾波的應(yīng)用、原理及實(shí)現(xiàn)進(jìn)行了研究。首先介紹了數(shù)字成型濾波的應(yīng)用意義并分析了模擬和數(shù)字兩種硬件實(shí)現(xiàn)方法，接著介紹了成形濾波器設(shè)計(jì)所需要MATLAB軟件，以及利用ISE system generator在FPGA上進(jìn)行濾波器實(shí)現(xiàn)的優(yōu)勢。文中給出了成形濾波函數(shù)的數(shù)學(xué)模型，討論了幾種常用成形濾波函數(shù)的傳輸特性以及對傳輸系統(tǒng)信號誤碼率的影響。然后介紹了本次設(shè)計(jì)中使用到的數(shù)字成形濾波器設(shè)計(jì)的幾種FIR濾波器結(jié)構(gòu)。把各種設(shè)計(jì)方案進(jìn)行仿真，比較仿真結(jié)果，最后根據(jù)實(shí)際應(yīng)用的情況并結(jié)合設(shè)計(jì)仿真中出現(xiàn)的問題進(jìn)行分析，得出各種設(shè)計(jì)結(jié)構(gòu)的優(yōu)缺點(diǎn)以及適合應(yīng)用的場合。
標(biāo)簽： FPGA 數(shù)字 成形 濾波器設(shè)計(jì)
上傳時(shí)間： 2013-10-18
上傳用戶：aesuser
GMSK信號具有很好的頻譜和功率特性，特別適用于功率受限和信道存在非線性、衰落以及多普勒頻移的移動(dòng)突發(fā)通信系統(tǒng)。根據(jù)GMSK調(diào)制的特點(diǎn)，提出 亍一種以FPGA和CMX589A為硬件裁體的GMSK調(diào)制器的設(shè)計(jì)方案，并給出了方案的具體實(shí)現(xiàn)，包括系統(tǒng)結(jié)構(gòu)、利用CMX589A實(shí)現(xiàn)的高斯濾波器、 FPGA實(shí)現(xiàn)的調(diào)制指數(shù)為O．5的FM調(diào)制器以及控制器。對系統(tǒng)功能和性能測試結(jié)果表明，指標(biāo)符合設(shè)計(jì)要求，工作穩(wěn)定可靠。 關(guān)鍵詞：GMSK；DDS；FM調(diào)制器；FPGAl 引 言 由于GMSK調(diào)制方式具有很好的功率頻譜特性，較優(yōu)的誤碼性能，能夠滿足移動(dòng)通信環(huán)境下對鄰道干擾的嚴(yán)格要求，因此成為GSM、ETS HiperLANl以及GPRS等系統(tǒng)的標(biāo)準(zhǔn)調(diào)制方式。目前GMSK調(diào)制技術(shù)主要有兩種實(shí)現(xiàn)方法，一種是利用GMSK ASIC專用芯片來完成，典型的產(chǎn)品如FX589或CMX909配合MC2833或FX019來實(shí)現(xiàn)GMSK調(diào)制。這種實(shí)現(xiàn)方法的特點(diǎn)是實(shí)現(xiàn)簡單、基帶信 號速率可控，但調(diào)制載波頻率固定，沒有可擴(kuò)展性。另外一種方法是利用軟件無線電思想采用正交調(diào)制的方法在FPGA和DSP平臺上實(shí)現(xiàn)。其中又包括兩種實(shí)現(xiàn) 手段，一種是采用直接分解將單個(gè)脈沖的高斯濾波器響應(yīng)積分分成暫態(tài)部分和穩(wěn)態(tài)部分，通過累加相位信息來實(shí)現(xiàn)；另一種采用頻率軌跡合成，通過采樣把高斯濾波 器矩形脈沖響應(yīng)基本軌跡存入ROM作為查找表，然后通過FM調(diào)制實(shí)現(xiàn)。這種利用軟件無線電思想實(shí)現(xiàn)GMSK調(diào)制的方法具有調(diào)制參數(shù)可變的優(yōu)點(diǎn)，但由于軟件 設(shè)計(jì)中涉及到高斯低通濾波、相位積分和三角函數(shù)運(yùn)算，所以調(diào)制器參數(shù)更改困難、實(shí)現(xiàn)復(fù)雜。綜上所述，本文提出一種基于CMX589A和FPGA的GMSK 調(diào)制器設(shè)計(jì)方案。與傳統(tǒng)實(shí)現(xiàn)方法比較具有實(shí)現(xiàn)簡單、調(diào)制參數(shù)方便可控和軟件剪裁容易等特點(diǎn)，適合于CDPD、無中心站等多種通信系統(tǒng)，具有重要現(xiàn)實(shí)意義。
上傳時(shí)間： 2013-10-24
上傳用戶：thesk123
本文詳述了空間矢量SV PWM 的算法, 并提出用FPGA 實(shí)現(xiàn)SV PWM 的方法, 最后分析了使用FP2GA 的優(yōu)點(diǎn)
上傳時(shí)間： 2013-11-14
上傳用戶：asaqq
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
