設(shè)計(jì)一FIR低通濾波器 0=<|w|<=0.25Pi,輸入n代表FIR濾波器的長(zhǎng)度,輸出H(ejw)幅度值,N代表輸出數(shù),Hbs[N]存放H(ejw)的幅度值,h[n]存放H[z]的系數(shù),算法采用Hamming窗函數(shù)
上傳時(shí)間： 2016-06-28
上傳用戶：a6697238
用AVR單片機(jī)設(shè)計(jì)的MP3播放器 功能： MP3 Player IDE ATA interface FAT 32 with long file name support USB interface On board power supply (input from 7v to 20v DC) Bootloader firmware upgradeable via USB port Infrared bi-directional interface Remote Control Back light graphic LCD worked with only 2x AA batteries In sleep mode sink less than 1uA (2.5mA in active mode) 5 buttons for easy navigation Long range (more than 20 feets)
標(biāo)簽： MP3 interface support Player
上傳時(shí)間： 2016-07-02
上傳用戶：fandeshun
Basic DC Motor Speed PID Control With The Infineon C167 Family.rar
標(biāo)簽： Infineon Control Family Basic
上傳時(shí)間： 2016-07-03
上傳用戶：bakdesec
A Full Adaptive Observer for DC Servo Motors.pdf 關(guān)于伺服電機(jī)的。英文版
標(biāo)簽： Adaptive Observer Motors Servo
上傳時(shí)間： 2016-07-14
上傳用戶：FreeSky
替代加密: A B C D E F G H I J K L M N O P Q R S T U V W 密文 Y Z D M R N H X J L I O Q U W A C B E G F K P 明文 X Y Z T S V I HAVE A DREAM！# 密文？？ 用ARM編程實(shí)現(xiàn)替代加密。
標(biāo)簽： 加密
上傳時(shí)間： 2016-07-17
上傳用戶：qq521
機(jī)頂盒數(shù)據(jù)廣播中數(shù)據(jù)流OC與DC的區(qū)別，請(qǐng)參考！
標(biāo)簽： 機(jī)頂盒 數(shù)據(jù) 廣播 數(shù)據(jù)流
上傳時(shí)間： 2016-07-22
上傳用戶：獨(dú)孤求源
DC++ 0.24版本發(fā)布于2003年三月，源碼結(jié)構(gòu)很清楚，用vc＋＋打開
上傳時(shí)間： 2014-01-02
上傳用戶：a6697238
This programme is to control DC motor in a certain speed using PWM. The target speed is "r", it is the speed in 1s. The sample rate is 0.1s, so the actual speed target is "rc"=r/10. The "r" and "rc" are integer, and the range of "r" is from 50 to 100. Keep rc=r/10!!! The array "speed1" and "speed2" are the control result, in 0.1s and 1s. The length of "speed1" is 2400, and "speed2" is 240. The "pw" and "nw" are the parameters of PWM. The test will last 4 min.
標(biāo)簽： speed programme is control
上傳時(shí)間： 2014-11-22
上傳用戶：jyycc
包含了四位計(jì)數(shù)器等基本數(shù)字模塊的的verilog HDL程序代碼,該功能實(shí)現(xiàn),可以直接利用DC進(jìn)行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成VHDL語言進(jìn)行綜合
標(biāo)簽： verilog VHDL HDL 計(jì)數(shù)器
上傳時(shí)間： 2013-12-19
上傳用戶：hopy
verilog除頻器可用於編碼段運(yùn)用可以穩(wěn)定電路設(shè)計(jì)
標(biāo)簽： verilog
上傳時(shí)間： 2013-12-26
上傳用戶：372825274
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
