近年來，大容量數據存儲設備主要是機械硬盤，機械硬盤采用機械馬達和磁片作為載體，存在抗震性能低、高功耗和速度提升難度大等缺點。固態硬盤是以半導體作為存儲介質及控制載體，無機械裝置，具有抗震、寬溫、無噪、可靠和節能等特點，是目前存儲領域所存在問題的解決方案之一。本文針對這一問題，設計基于FPGA的固態硬盤控制器，實現數據的固態存儲。 文章首先介紹硬盤技術的發展，分析固態硬盤的技術現狀和發展趨勢，闡述課題研究意義，并概述了本文研究的主要內容及所做的工作。然后從分析固態硬盤控制器的關鍵技術入手，研究了SATA接口協議和NANDFLASH芯片特性。整體設計采用SOPC架構，所有功能由單片FPGA完成。移植MicroBlaze嵌入式處理器軟核作為主控制器，利用Verilog HDL語言描述IP核形式設計SATA控制器核和NAND FLASH控制器核。SATA控制器核作為高速串行傳輸接口，實現SATA1.0協議，根據協議劃分四層模型，通過狀態機和邏輯電路實現協議功能。NAND FLASH控制器核管理NANDFLASH芯片陣列，將NAND FLASH接口轉換成通用的SRAM接口，提高訪問效率。控制器完成NAND FLASH存儲管理和糾錯算法，實現數據的存儲和讀取。最后完成固態硬盤控制器的模塊測試和整體測試，介紹了測試方法、測試工具和測試流程，給出測試數據和結果分析，得出了驗證結論。 本文設計的固態硬盤控制器，具有結構簡單和穩定性高的特點，易于升級和二次開發，是實現固態硬盤和固態存儲系統的關鍵技術。
上傳時間： 2013-05-28
上傳用戶：sssnaxie
隨著我國國防現代化建設進程的不斷深化，MIL-STD-1553B標準總線已經廣泛應用于各種軍事應用領域。MIL-STD-1553B標準總線是我國上世紀八十年代引進的一種現代化通訊總線，國內稱為GJB289A-97。該總線技術以其高穩定性和使用靈活等特點成為現代航空電子綜合系統所廣泛采用的通訊總線技術。 1553B總線接口模塊作為總線通訊的基本單元，其性能成為影響航電綜合系統整體性能的一個關鍵因素。目前國內關于1553B總線通訊模塊的對外接口類型較多，而基于嵌入式處理芯片的接口設計并不多見。嵌入式設備具有體積小、重量輕、實時性強、功耗小、穩定性好以及接口方便等優點。 基于以上考慮，論文中提出了以DSP+FPGA為平臺實現MIL-STD-1553B總線的收發控制，通過收發控制器和變壓器實現MIL-STD-1553B總線的電氣連接。根據項目需求，設計分為硬件和軟件兩部分完成。在對MIL-STD-1553B總線協議進行詳細研究后提出了總體設計方案原理圖。再根據方案需求設計各功能模塊。使用硬件描述語言VHDL對各功能模塊進行邏輯和行為描述，最終實現在FPGA中，使其能夠完成1553B數據碼的接受、發送、轉換和與處理器的信息交換等功能。DSP部分采用的是TI公司的TMS320F2812，使用C語言進行軟件的編譯，使其實現總體控制和通訊的調度等功能。 該方案經過實際參與1553B總線通訊系統驗證實驗，證明各項技術指標均達到預定的目標，可以投入實際應用。
上傳時間： 2013-04-24
上傳用戶：671145514
隨著現代DSP、FPGA等數字芯片的信號處理能力不斷提高，基于軟件無線電技術的現代通信與信息處理系統也得到了更為廣泛的應用。軟件無線電的基本思想是以一個通用、標準、模塊化的硬件系統作為其應用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來實現，從而將無線通信新系統、新產品的開發逐步轉移到軟件上來。另一方面，現代信號處理系統對數據的處理速度、處理精度和動態范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業界的重視。 @@ 目前的高速實時信號處理系統一般均采用DSP+FPGA的架構，其中DSP主要負責完成系統通信和基帶信號處理算法，而FPGA主要完成信號預處理等前端算法，并提供系統常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統的FPGA軟件設計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統的架構。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構成系統信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設接口。此外，作者還選擇了ADSP-BF533定點DSP加入系統當中以擴展系統音視頻信號處理能力，體現系統的通用性。 @@ 基于FPGA的嵌入式系統設計正逐漸成為現代FPGA應用的一個熱點。結合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內設計了一個嵌入式系統，完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內集成的三態以太網MAC硬核模塊，實現了系統與上位PC機之間的以太網通信鏈路。此外，為擴展系統功能，適應未來可能的軟件升級，進一步提高系統的通用性，還將嵌入式實時操作系統μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發器的高速串行傳輸設計的關鍵技術和基本的設計方法，充分體現了目前高速實時信號處理系統的發展要求和趨勢。 @@關鍵詞：高速實時信號處理；FPGA；Virtex-5；嵌入式系統；MicroBlaze
上傳時間： 2013-05-17
上傳用戶：wangchong
現代電子系統中，FIR數字濾波器作為數字信號處理技術的重要組成部分，以其良好的線性特性在許多領域內被廣泛的應用。在工程實踐中，往往要求信號處理具有實時性和靈活性，而已有的一些軟件和硬件實現方式則難以同時達到這兩方面的要求。 隨著可編程邏輯器件和EDA技術的發展，越來越多的人開始應用FPGA實現FIR濾波器，既保證了信號處理的實時性，又可兼顧靈活性的要求。但是普遍存在的問題是不能根據被濾波信號特點動態調整濾波器的濾波系數，只能完成單一特性的濾波工作。 本文將FPGA的快速性和計算機的靈活性通過USB2.0總線有機地結合起來，設計了一個基于FPGA的可調參數FIR濾波系統。此系統由計算機根據各種濾波器指標計算出濾波參數，通過USB2.0對FPGA芯片內部的FIR多階濾波器進行參數配置，實現數字濾波器參數可調；配置后的FPGA濾波單元完成對A/D采集的信號進行濾波運算，濾波后的數據經過緩存后通過USB2.0總線傳輸至計算機進行顯示、分析和儲存等進一步處理。在系統中采用有限狀態機對FPGA參數配置模式和濾波模式進行切換，保證了系統的有序運行。 本文通過性能測試和應用實例對系統進行驗證。實驗證明：該基于FPGA的可調參數FIR濾波系統參數配置方便，可以根據實際需要動態調整濾波參數，并且濾波效果良好，可有效濾除噪聲信號。
上傳時間： 2013-07-26
上傳用戶：KSLYZ
便攜式B型超聲診斷儀具有無創傷、簡便易行、相對價廉等優勢，在臨床中越來越得到廣泛的應用。它將超聲波技術、微電子技術、計算機技術、機械設計與制造及生物醫學工程等技術融合在一起。開展該課題的研究對提高臨床診斷能力和促進我國醫療事業的發展具有重要的意義。 便攜式B型超聲診斷儀由人機交互系統、探頭、成像系統、顯示系統構成。其基本工作過程是：首先人機交互系統接收到用戶通過鍵盤或鼠標發出的命令，然后成像系統根據命令控制探頭發射超聲波，并對回波信號處理、合成圖像，最后通過顯示系統完成圖像的顯示。 成像系統作為便攜式B型超聲診斷儀的核心對圖像質量有決定性影響，但以前研制的便攜式B型超聲診斷儀的成像系統在三個方面存在不足：第一、采用的是單片機控制步進電機，控制精度不高，導致成像系統采樣不精確；第二、采用的數字掃描變換算法太粗糙，影響超聲圖像的分辨率；第三、它的CPU多采用的是51系列單片機，測量速度太慢，同時也不便于系統升級和擴展。 針對以上不足，提出了基于FPGA的B型超聲成像系統解決方案，采用Altera公司的EP2C5Q208C8芯片實現了步進電機步距角的細分，使電機旋轉更勻速，提高了采樣精度；提出并采用DSTI-ULA算法（Uniform Ladder Algorithm based on Double Sample and Trilinear Interotation）在FPGA內實現數字掃描變換，提高了圖像分辨率；人機交互系統采用S3C2410-AL作為CPU，改善了測量速度和系統的擴展性。 通過對系統硬件電路的設計、制作，軟件的編寫、調試，結果表明，本文所設計的便攜式B型超聲成像系統圖像分辨率高、測量速度快、體積小、操作方便。本文所設計的便攜式B型超聲診斷儀可在野外作業和搶險（諸如地震、抗洪）中發揮作用，同時也可在鄉村診所中完成對相關疾病的診斷工作。
上傳時間： 2013-05-18
上傳用戶：helmos
人臉自動識別技術是模式識別、圖像處理等學科的一個最熱門研究課題之一。隨著社會的發展,各方面對快速有效的自動身份驗證的要求日益迫切，而人臉識別技術作為各種生物識別技術中最重要的方法之一，已經越來越多的受到重視。對于具有實時，快捷，低誤識率的高性能算法以及對算法硬件加速的研究也逐漸展開。 本文詳細分析了智能人臉識別算法原理，發展概況和前景，包括人臉檢測算法，人眼定位算法，預處理算法，PCA和ICA 算法，詳細分析了項目情況，系統劃分，軟硬件平臺的資源和使用。并在ISE軟件平臺上，用硬件描述語言(verilog HDL)對算法部分嚴格按照FPGA代碼風格進行了RTL 硬件建模，并對C++算法進行了優化處理，通過仿真與軟件算法結果進行比對，評估誤差，最后在VirtexII Pro FPGA 上進行了綜合實現。 主要研究內容如下： 首先，對硬件平臺xilinx的VirtexII Pro FPGA 上的系統資源進行了描述和研究，對存儲器sdram,RS-232 串口，JTAG 進行了研究和調試，對Coreconnect的OPB總線仲裁機理進行了兩種算法的比較，RTL 設計，仿真和綜合。利用ISE和VC++軟件平臺，對verilog和C++算法進行同步比較測試，使每步算法對應正確的結果。對軟硬件平臺的合理使用使得在項目中能盡可能多的充分利用硬件資源，制板時正確選型，以及加快設計和調試進度。其次，對人臉識別算法流程中的人臉檢測，人眼定位，預處理，識別算法分別進行了比較研究，選取其中各自性能最好的一種算法對其原理進行了分析討論。人臉檢測采用adaboost 算法，因其速度和精度的綜合性能表現優異。人眼定位采用小塊合并算法，因為它具有快速，準確，弱時實的特點。預處理算法采用直方圖均衡加平滑的算法，簡單，高效。 識別算法采用PCA 加ICA 算法，它能最大的弱化姿態和光照對人臉識別的影響。 最后，使用Verilog HDL 硬件描述語言進行算法的RTL 建模，在C++算法的基礎上，保證原來效果的前提下，根據FPGA 硬件特點對算法進行了優化。視頻輸入輸出是人臉識別的前提，它提供FPGA 上算法需要處理的數據，預處理算法在C++算法的基礎上進行了優化，最大的減少了運算量，提高了運算速度，16 位計算器模塊使得在算法實現時可以根據系統要求，在FPGA的ip 核和自己設計的模塊之間選擇性能更好的一個來調用，FIFO的設計提供同步和異步時鐘域的數據緩存。設計在ISE和VC++軟件平臺同時進行，隨時對verilog和C++數據進行監測和比對。全部設計模塊通過仿真，達到預定的性能要求，并在FPGA 上綜合實現。
上傳時間： 2013-07-13
上傳用戶：李夢晗
低密度校驗碼(LDPC)是一種能逼近Shannon容量限的漸進好碼，其長碼性能甚至超過了Turbo碼。低密度校驗碼以其迭代譯碼復雜度低，沒有錯誤平層，碼率和碼長可靈活改變的優點成為Turbo碼強有力的競爭對手。目前，LDPC碼已廣泛應用于深空通信、光纖通信、衛星數字視頻和音頻廣播等領域，因此LDPC碼編譯碼器的硬件實現已成為糾錯編碼領域的研究熱點之一。 本文在分析LDPC碼的基本編碼結構基礎上，首先研究了LDPC碼的隨機構造方法，并給出了有效的PEG算法實現方法，重點分析了用環消除(cycle elimination)算法實現的準循環LDPC碼的構造。然后對LDPC碼的幾種不同譯碼算法進行分析比較，討論了一種適合硬件實現的譯碼算法-TDMP算法，并對易于硬件實現的TDMP算法進行了性能仿真，仿真結果表明TDMP算法作為硬件實現的譯碼算法具有優異的性能優勢。最后針對Altera公司的StratixEPIS25 FPGA芯片設計了一個基于TDMP算法的(4096，2048)非規則LDPC碼譯碼器，內部用了4個單校驗碼譯碼器并行譯1幀數據，3幀同時譯碼，作者詳細介紹了該譯碼器芯片的設計過程和內部結構和工作流程。
上傳時間： 2013-05-23
上傳用戶：fujun35303
基于∑-△噪聲整形技術和過采樣技術的數模轉換器(DAC)可以可靠地把數字信號轉換成為高精度的模擬信號。采用這一結構進行數模轉換具有諸多優點,例如極低的失配噪聲和高的可靠性,便于作為IP模塊嵌入到其他芯片系統中等,更重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量、音頻轉換、汽車電子等領域有著廣泛的應用價值。 由于非線性和不穩定性的存在,高階∑-△調制器的設計與實現存在較大的難度。本設計綜合大量文獻中的經驗原則和方法,首先闡述了∑-△調制器的一般原理,并討論了一般結構調制器的設計過程,然后描述了穩定的高階高精度調制器的設計流程。根據市場需求,設定了整個設計方案的性能指標,并據此設計了達到16bit精度和滿量程輸入范圍的三階128倍過采樣調制器。 本設計采用∑-△結構,根據系統要求設計了量化器位數、調制器過采樣比和階數。在分析高階單環路調制器穩定性的基礎上,成功設計了六位量化三階單環路調制器結構。在16比特的輸入信號下,達到了90dB左右的信噪比。該設計已經在Cyclone系列FPGA器件下得到硬件實現和驗證,并實現了實時音頻驗證。測試表明,該DAC模塊輸出信號的信噪比能滿足16比特數據轉換應用的分辨率要求,并具備良好的兼容性和通用性。 本設計可作為IP核廣泛地在其他系統中進行復用,具有很強的應用性和一定的創新性。
上傳時間： 2013-07-10
上傳用戶：chuandalong
本文介紹了一種基于現場可編程門陣列FPGA器件的電子密碼鎖的設計方法。重點闡述了紅外遙控電子密碼鎖的整體架構設計；介紹了一種由PT2248作為發送器，MIM-R1AA 38KHZ紅外一體化接收解調器作為接收器的紅外遙控系統的構建方法；詳細說明了如何運用EDA技術自頂向下的設計方法，來實現基于XILINX公司出品的Spartan-3E系列FPGA芯片的紅外遙控解碼、密碼鎖的解鎖、密碼修改、報警提示及液晶顯示等功能。在分析紅外遙控電子密碼鎖各功能模塊時，本論文詳細闡述了各模塊的功能及外部接口信號，給出了各模塊的仿真波形以及整個系統的測試流程和測試結果。本論文在介紹Spartan-3E系列FPGA芯片的特點和性能的同時，利用Spartan-3E系列的XC3S500芯片中的KCPSM3和自行設計完成的狀態機控制器分別實現液晶顯示控制器，通過比較分析得知KCPSM3實現的控制器，在對FPGA的資源利用方面更加合理，實現更加便捷。 本論文利用紅外遙控技術解鎖，大大提高了電子密碼鎖的安全性能；采用FPGA開發設計，所有算法完全由硬件電路來實現，使得系統的工作可靠性大為提高，同時由于FPGA具有在系統可編程功能，當設計需要更改時，只需更改FPGA中的控制和接口電路，利用EDA工具將更新后的設計下載到FPGA中即可，無需更改外部電路的設計，大大提高了設計的效率。因此，采用FPGA開發的數字系統，不僅具有很高的工作可靠性，其升級與改進也極其方便。
上傳時間： 2013-06-25
上傳用戶：cy1109
隨著圖像分辨率的越來越高，軟件實現的圖像處理無法滿足實時性的需求；同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。 本文在FPGA平臺上，用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構，架構包括PC機預處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現，根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口，不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。 在硬件架構的基礎上本文實現了排序濾波，中值濾波，卷積運算及高斯濾波，形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略，通過性能分析，FPGA實現圖像處理在時間上比軟件處理有了很大的提高；通過結果的比較，發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進，提高了算法的可用性，同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的，在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。
上傳時間： 2013-07-29
上傳用戶：愛順不順
