crc循環(huán)冗余檢驗(yàn)的原理，很詳細(xì)，可供學(xué)習(xí)和編程參考。
標(biāo)簽： crc 循環(huán)冗余
上傳時(shí)間： 2014-01-10
上傳用戶：wangzhen1990
CCITT16/N,G(x)=1A001H的CRC校驗(yàn)程序,在8051上調(diào)試通過!
標(biāo)簽： CCITT 8051 001 CRC
上傳時(shí)間： 2016-04-19
上傳用戶：牛布牛
用TMS320C54xDSP實(shí)現(xiàn)CRC編碼.對(duì)有需要的人可以下來看一下，真的很不錯(cuò)。It s useful,hope you like it.
標(biāo)簽： 320C xDSP TMS 320
上傳時(shí)間： 2013-12-22
上傳用戶：redmoons
cordic算法的Verilog HDL具體實(shí)現(xiàn)
標(biāo)簽： Verilog cordic HDL 算法
上傳時(shí)間： 2013-12-06
上傳用戶：2467478207
uart串口通信程序 用VERILOG HDL 編寫 可以有效應(yīng)用于FPGA上
標(biāo)簽： VERILOG uart FPGA HDL
上傳時(shí)間： 2014-01-04
上傳用戶：頂?shù)弥?/p>
LCD的驅(qū)動(dòng)程序 用verilog HDL 編寫 可以用于FPGA上 經(jīng)過測(cè)試 可以使用
標(biāo)簽： verilog FPGA LCD HDL
上傳時(shí)間： 2013-11-29
PS2鼠標(biāo)實(shí)驗(yàn)Verilog HDL代碼
標(biāo)簽： Verilog PS2 HDL 鼠標(biāo)
上傳時(shí)間： 2016-04-22
上傳用戶：helmos
PS2鍵盤實(shí)驗(yàn)Verilog HDL代碼
標(biāo)簽： Verilog PS2 HDL 鍵盤
上傳用戶：kernaling
UART實(shí)驗(yàn)Verilog HDL代碼，用于FPGA
標(biāo)簽： Verilog UART HDL 實(shí)驗(yàn)
上傳時(shí)間： 2014-01-09
上傳用戶：linlin
VGA實(shí)驗(yàn)的Verilog HDL代碼用于FPGA
標(biāo)簽： Verilog FPGA VGA HDL
上傳時(shí)間： 2014-12-07
上傳用戶：天涯
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<bdo id="msgmw"></bdo>
