<input id="46w6o"></input>
cadense allegro pcb 15.2 new function
標(biāo)簽： function cadense allegro 15.2
上傳時(shí)間： 2013-09-09
上傳用戶：jackandlee
* DESCRIPTION: DDS design BY PLD DEVICES.\r\n *\r\n * AUTHOR: Sun Yu\r\n *\r\n * HISTORY: 12/06/2002 \r\n *
標(biāo)簽： DESCRIPTION DEVICES design DDS
上傳時(shí)間： 2013-09-09
上傳用戶：jokey075
一個(gè)關(guān)于allegro常見(jiàn)問(wèn)題集錦,規(guī)那的很詳細(xì) 希望對(duì)大家有所幫助
上傳時(shí)間： 2013-09-09
上傳用戶：edisonfather
上傳時(shí)間： 2013-11-03
上傳用戶：taox
適用范圍： Cadence Allegro 15.2 Mentor CAM350 8.7
標(biāo)簽： allegro gerber CAM 350
上傳時(shí)間： 2013-11-16
上傳用戶：洛木卓
15.2 已經(jīng)加入了有關(guān)貫孔及銲點(diǎn)的Z軸延遲計(jì)算功能. 先開(kāi)啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項(xiàng). 點(diǎn)選 Electrical Constraints dialog box 下 Options 頁(yè)面 勾選 Z-Axis delay欄.
上傳時(shí)間： 2013-10-08
上傳用戶：王慶才
Cadence Allegro印制電路板設(shè)計(jì)610，作為Allegro系統(tǒng)互連設(shè)計(jì)平臺(tái)的一個(gè)600系列產(chǎn)品，是一個(gè)完整的、高性能印制電路板設(shè)計(jì)套件。通過(guò)頂尖的技術(shù)，它為創(chuàng)建和編輯復(fù)雜、多層、高速、高密度的印制電路板設(shè)計(jì)提供了一個(gè)交互式、約束驅(qū)動(dòng)的設(shè)計(jì)環(huán)境。它允許用戶在設(shè)計(jì)過(guò)程的任意階段定義、管理和驗(yàn)證關(guān)鍵的高速信號(hào)，并能抓住今天最具挑戰(zhàn)性的設(shè)計(jì)問(wèn)題。Allegro印制電路板設(shè)計(jì)610提高了設(shè)計(jì)效率和縮短設(shè)計(jì)周期,讓你的產(chǎn)品盡快進(jìn)入量產(chǎn)。
標(biāo)簽： Allegro 610 印制 電路板設(shè)計(jì)
上傳時(shí)間： 2013-10-31
上傳用戶：牧羊人8920
Trademarks: Trademarks and service marks of Cadence Design Systems, Inc. (Cadence) contained in
標(biāo)簽： Allegro-Design-Editor-Tutorial_ad e_tut
上傳時(shí)間： 2014-08-09
上傳用戶：龍飛艇
基于CSMC的0.5 μmCMOS工藝，設(shè)計(jì)了一個(gè)高增益、低功耗、恒跨導(dǎo)軌到軌CMOS運(yùn)算放大器，采用最大電流選擇電路作為輸入級(jí)，AB類結(jié)構(gòu)作為輸出級(jí)。通過(guò)cadence仿真，其輸入輸出均能達(dá)到軌到軌，整個(gè)電路工作在3 V電源電壓下，靜態(tài)功耗僅為0.206 mW，驅(qū)動(dòng)10pF的容性負(fù)載時(shí)，增益高達(dá)100.4 dB，單位增益帶寬約為4.2 MHz，相位裕度為63°。
上傳時(shí)間： 2013-11-04
上傳用戶：xlcky
提出了一種基于gm /ID方法設(shè)計(jì)的可變?cè)鲆娣糯笃鳌ＴO(shè)計(jì)基于SMIC90nmCMOS工藝模型，可變?cè)鲆娣糯笃饔梢粋€(gè)固定增益級(jí)、兩個(gè)可變?cè)鲆婕?jí)和一個(gè)增益控制器構(gòu)成。固定增益級(jí)對(duì)輸入信號(hào)預(yù)放大，以增加VGA最大增益。VGA的增益可變性由兩個(gè)受增益控制器控制的可變?cè)鲆婕?jí)實(shí)現(xiàn)。運(yùn)用gm /ID的綜合設(shè)計(jì)方法，優(yōu)化了任意工作范圍內(nèi)，基于gm /ID和VGS關(guān)系的晶體管設(shè)計(jì)，實(shí)現(xiàn)了低電壓低功耗。為得到較寬的增益范圍，應(yīng)用了一種新穎的偽冪指函數(shù)。利用Cadence中spectre工具仿真，結(jié)果表明，在1.2 V的工作電壓下，具有76 dB的增益，控制電壓范圍超過(guò)0.8 V，帶寬范圍從34 MHz到183.6 MHz，功耗為0.82 mW。
標(biāo)簽： gm_ID 上傳時(shí)間： 2013-11-10
上傳用戶：笨小孩
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<dl id="moas6"></dl>
<input id="moas6"></input>
<input id="moas6"></input>
<input id="moas6"></input>