Introduction The Sil9135/Sil9135A HDMI Receiver with Enhanced Audio and Deep Color Outputs is a second-generation dual-input High Definition Multimedia Interface(HDMI)receiver. It is software-compatible with the Sil9133receiver, but adds audio support for DTS-HD and Dolby TrueHD. Digital televisions that can display 10-or 12-bit color depth can now provide the highest quality protected digital audio and video over a single cable. The Sil9135and Sil9135A devices, which are functionally identical, can receive Deep Color video up to 12-bit,1080p @60Hz. Backward compatibility with the DVI 1.0specification allows HDMI systems to connect to existing DVI 1.0 hosts, such as HD set-top boxes and PCs. Silicon Image HDMI receivers use the latest generation Transition Minimized Differential Signaling(TMDS) core technology that runs at 25-225 MHz.The chip comes pre-programmed with High-bandwidth?
上傳時(shí)間： 2022-06-25
上傳用戶：
數(shù)字圖像通信的最廣泛的應(yīng)用就是數(shù)字電視廣播系統(tǒng)，與以往的模擬電視業(yè)務(wù)相比，數(shù)字電視在節(jié)省頻譜資源、提高節(jié)目質(zhì)量方面帶來(lái)了一場(chǎng)新的革命，而與此對(duì)應(yīng)的DVB（Digital Video Broadcasting）標(biāo)準(zhǔn)的建立更是加速了數(shù)字電視廣播系統(tǒng)的大規(guī)模應(yīng)用。DVB標(biāo)準(zhǔn)選定MPEG—2標(biāo)準(zhǔn)作為音頻及視頻的編碼壓縮方式，隨后對(duì)MPEG—2碼流進(jìn)行打包形成TS流（transport stream），進(jìn)行多個(gè)傳輸流復(fù)用，最后通過(guò)不同媒介進(jìn)行傳輸。在DVB標(biāo)準(zhǔn)的傳輸系統(tǒng)中，無(wú)論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏敚瑸榱吮Ｕ蠄D像質(zhì)量，使數(shù)字節(jié)目在傳輸過(guò)程中避免出現(xiàn)因受到各種信道噪聲干擾而出現(xiàn)失真的現(xiàn)象，都采用了信道編碼的方式來(lái)保護(hù)傳輸數(shù)據(jù)。信道編碼是數(shù)字通信系統(tǒng)中一個(gè)必需的、重要的環(huán)節(jié)。 信道編碼設(shè)計(jì)方案的優(yōu)劣決定了DVB系統(tǒng)的成功與否，本文重點(diǎn)研究了DVB系統(tǒng)中的信道編碼算法及其FPGA實(shí)現(xiàn)方案，主要進(jìn)行了如下幾項(xiàng)工作： 1）介紹了DVB系統(tǒng)信道編碼的基本概念及特點(diǎn)，深入研究了DVB標(biāo)準(zhǔn)中信道編碼部分的關(guān)鍵技術(shù)，并針對(duì)每個(gè)信道編碼模塊進(jìn)行工作原理分析、算法分析。 2）根據(jù)DVB信道編碼的特點(diǎn)，重點(diǎn)對(duì)信道編碼中四個(gè)模塊，包括擾碼、RS編碼、卷積交織編碼和卷積編碼的FPGA硬件實(shí)現(xiàn)算法進(jìn)行了比較詳細(xì)的分析，并闡述了每個(gè)模塊及QPSK調(diào)制的設(shè)計(jì)方案及實(shí)現(xiàn)模塊功能的程序流程。 3）在RS（204，188）編碼過(guò)程中，利用有限域常數(shù)乘法器的特點(diǎn)，對(duì)編碼器進(jìn)行了優(yōu)化，在很大程度上提高了編碼效率，卷積交織器部分采用RAM移位法，實(shí)現(xiàn)起來(lái)更為簡(jiǎn)單且節(jié)省了FPGA器件內(nèi)部資源。 4）設(shè)計(jì)以Altera公司的QuartusⅡ?yàn)殚_(kāi)發(fā)平臺(tái)，利用FPGA芯片EP1C6Q240C8完成了信道編碼各模塊及QPSK調(diào)制的硬件實(shí)現(xiàn)，通過(guò)Verilog HDL描述和時(shí)序仿真來(lái)驗(yàn)證算法的可行性，并給出系統(tǒng)設(shè)計(jì)中減少毛刺的方法，使系統(tǒng)更為穩(wěn)定。最終的系統(tǒng)仿真結(jié)果表明該系統(tǒng)工作穩(wěn)定，達(dá)到了DVB系統(tǒng)信道編碼設(shè)計(jì)的要求。
上傳時(shí)間： 2013-06-26
上傳用戶：allen-zhao123
對(duì)弓網(wǎng)故障的檢測(cè)是當(dāng)今列車(chē)檢測(cè)的一項(xiàng)重要任務(wù)。原始故障視頻圖像具有極大的數(shù)據(jù)量，使實(shí)時(shí)存儲(chǔ)和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當(dāng)大，需要采用先進(jìn)的視頻編解碼協(xié)議進(jìn)行處理，進(jìn)而實(shí)現(xiàn)檢測(cè)現(xiàn)場(chǎng)的實(shí)時(shí)監(jiān)控。 @@ H．264/AVC(Advanced Video Coding)作為MPEG-4的第10部分，因其具有超高的壓縮效率、極好的網(wǎng)絡(luò)親和性，而被廣泛研究與應(yīng)用。H．264/AVC采用了先進(jìn)的算法，主要有整數(shù)變換、1/4像素精度插值、多模式幀間預(yù)測(cè)、抗塊效應(yīng)濾波器和熵編碼等。 @@ 本文使用硬件描述語(yǔ)言Verilog，以紅色颶風(fēng) II開(kāi)發(fā)板作為硬件平臺(tái)，在開(kāi)發(fā)工具QUARTUSII 6．0和MODELSIM_SE 6．1B環(huán)境中完成軟核的設(shè)計(jì)與仿真驗(yàn)證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片，實(shí)現(xiàn)視頻圖像采集、存儲(chǔ)、顯示以及實(shí)現(xiàn)H．264/AVC部分算法的基本系統(tǒng)。 @@ FPGA以其設(shè)計(jì)靈活、高速、具有豐富的布線資源等特性，逐漸成為許多系統(tǒng)設(shè)計(jì)的首選，尤其是與Verilog和VHDL等語(yǔ)言的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計(jì)方法，加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 @@ 本文首先分析了FPGA的特點(diǎn)、設(shè)計(jì)流程、verilog語(yǔ)言等，然后對(duì)靜態(tài)圖像及視頻圖像的編解碼進(jìn)行詳細(xì)的分析，比如H．264/AVC中的變換、量化、熵編碼等：并以JM10．2為平臺(tái)，運(yùn)用H．264/AVC算法對(duì)視頻序列進(jìn)行大量的實(shí)驗(yàn)，對(duì)不同分辨率、量化步長(zhǎng)、視頻序列進(jìn)行編解碼以及對(duì)結(jié)果進(jìn)行分析。接著以紅色颶風(fēng)II開(kāi)發(fā)板為平臺(tái)，進(jìn)行視頻圖像的采集存儲(chǔ)、顯示分析，其中詳細(xì)分析了SAA7113的配置、CCD信號(hào)的A/D轉(zhuǎn)換、I2C總線、視頻的數(shù)字化ITU-R BT．601標(biāo)準(zhǔn)介紹及視頻同步信號(hào)的獲取、基于SDRAM的視頻幀存儲(chǔ)、VGA顯示控制設(shè)計(jì)；最后運(yùn)用verilog語(yǔ)言實(shí)現(xiàn)H．264/AVC部分算法，并進(jìn)行功能仿真，得到預(yù)計(jì)的效果。 @@ 本文實(shí)現(xiàn)了整個(gè)視頻信號(hào)的采集存儲(chǔ)、顯示流程，詳細(xì)研究了H．264/AVC算法，并運(yùn)用硬件語(yǔ)言實(shí)現(xiàn)了部分算法，對(duì)視頻編解碼芯片的設(shè)計(jì)具有一定的參考價(jià)值。 @@關(guān)鍵詞：FPGA；H．264/AVC；視頻；verilog；編解碼
上傳時(shí)間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
伴隨著多媒體顯示和傳輸技術(shù)的發(fā)展,人們獲得了越來(lái)越高的視聽(tīng)享受。從傳統(tǒng)的模擬電視,到標(biāo)清、高清、全高清。與顯示技術(shù)發(fā)展結(jié)伴而行的是顯示接口技術(shù)的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術(shù)上經(jīng)歷了一個(gè)從模擬到數(shù)字,從并行到串行,從低速到高速的發(fā)展過(guò)程。 HDMI是最新的高清晰度多媒體接口,它的規(guī)范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長(zhǎng)和支持正版保護(hù)等功能,符合當(dāng)今技術(shù)的發(fā)展潮流,一經(jīng)推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設(shè)備的標(biāo)準(zhǔn)接口之一,并獲得了越來(lái)越廣泛的應(yīng)用。 從上世紀(jì)80年代XILINX發(fā)明第一款FPGA芯片以來(lái),FPGA就以其體系結(jié)構(gòu)和邏輯單元靈活,運(yùn)算速度快,編程方便等優(yōu)點(diǎn)廣泛應(yīng)用與IC設(shè)計(jì)、系統(tǒng)控制、視頻處理、通信系統(tǒng)、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專(zhuān)用HDMI接收芯片搭建了一個(gè)HDMI的接收顯示平臺(tái)。針對(duì)HDMI帶寬寬,數(shù)據(jù)量大的特點(diǎn),使用了新型的DDR2 SDRAM作為視頻信號(hào)的輸入和輸出緩沖。在硬件板級(jí)設(shè)計(jì)上,針對(duì)HDMI和DDR2的相關(guān)高速電路,采用了一系列的高速電路設(shè)計(jì)方法,有效的避免了信號(hào)的反射,串?dāng)_等不良現(xiàn)象。同時(shí)在對(duì)HDMI規(guī)范和DDR2 SDRAM時(shí)序規(guī)范的深入研究的基礎(chǔ)上,在ALTERA的開(kāi)發(fā)平臺(tái)QUARTUSII上編寫(xiě)了系統(tǒng)的頂層模塊和相關(guān)各功能子模塊,并仿真通過(guò)。 論文的主要工作和創(chuàng)新點(diǎn)表現(xiàn)在以下幾個(gè)方面： 1、論文研究了最新的HDMI接口規(guī)范和新型存儲(chǔ)器件DDR2的時(shí)序規(guī)范。 2、論文搭建的整個(gè)系統(tǒng)相當(dāng)龐大,涉及到相關(guān)的規(guī)范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費(fèi)了作者大量的時(shí)間和精力。 3、論文首次使用FPGA來(lái)處理HDMI信號(hào)且直接驅(qū)動(dòng)顯示器件,區(qū)別于-般的ASIC方案。 4、論文對(duì)高速電路特別是的DDR2布局布線,采用了一系列的專(zhuān)門(mén)措施,具有一定的借鑒價(jià)值。
標(biāo)簽： FPGA HDMI 顯示系統(tǒng)
上傳時(shí)間： 2013-07-28
上傳用戶：xiaoxiang
近年來(lái)，隨著多媒體技術(shù)的迅猛發(fā)展，電子、計(jì)算機(jī)、通訊和娛樂(lè)之間的相互融合、滲透越來(lái)越多，而數(shù)字音頻技術(shù)則是應(yīng)用最為廣泛的技術(shù)之一。MP3(MPEG-1 Audio LayerⅢ)編解碼算法作為數(shù)字音頻的解決方案，在便攜式多媒體產(chǎn)品中得到了廣泛流行。 在已有的便攜式MP3系統(tǒng)實(shí)現(xiàn)方案中，低速處理器與專(zhuān)用硬件結(jié)合的SOC設(shè)計(jì)方案結(jié)合了硬件實(shí)現(xiàn)方式和軟件實(shí)現(xiàn)方式的優(yōu)點(diǎn)，具有成本低、升級(jí)容易、功能豐富等特點(diǎn)。IMDCT(反向改進(jìn)離散余弦變換)是編解碼算法中一個(gè)運(yùn)算量大調(diào)用頻率高的運(yùn)算步驟，因此適于硬件實(shí)現(xiàn)，以降低處理器的開(kāi)銷(xiāo)和功耗，來(lái)提高整個(gè)系統(tǒng)的性能。 本文首先闡述了MP3音頻編解碼標(biāo)準(zhǔn)和流程，以及IMDCT常用的各種實(shí)現(xiàn)算法。在此基礎(chǔ)上選擇了適于硬件實(shí)現(xiàn)的遞歸循環(huán)實(shí)現(xiàn)方法，并在已有算法的基礎(chǔ)上進(jìn)行了改進(jìn)，減小了所需硬件資源需求并保持了運(yùn)算速度。接著提出了模塊總體設(shè)計(jì)方案，結(jié)合算法進(jìn)行了實(shí)現(xiàn)結(jié)構(gòu)的優(yōu)化，并在EDA環(huán)境下具體實(shí)現(xiàn)，用硬件描述語(yǔ)言設(shè)計(jì)、綜合、仿真，且下載到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在減小硬件資源的同時(shí)快速地實(shí)現(xiàn)了IMDCT，經(jīng)驗(yàn)證功能正確。
上傳時(shí)間： 2013-05-31
上傳用戶：Minly
The CS4245 is a highly integrated stereo audio CO-DEC.
標(biāo)簽： CIRRUS_CS 33455 4245
上傳時(shí)間： 2013-06-17
上傳用戶：xjz632
視頻監(jiān)控系統(tǒng)是一個(gè)集計(jì)算機(jī)的交互性、多媒體信息的綜合性、通信的分布性和監(jiān)控的實(shí)時(shí)性等技術(shù)于一體的綜合系統(tǒng)。隨著網(wǎng)絡(luò)帶寬，計(jì)算機(jī)處理能力和存儲(chǔ)容量的快速提高，以及各種實(shí)用視頻處理技術(shù)的出現(xiàn)，視頻監(jiān)控進(jìn)入了全數(shù)字化的網(wǎng)絡(luò)時(shí)代。視頻監(jiān)控系統(tǒng)的核心功能主要包括兩大部分，一是視頻圖像采集和壓縮處理，一是圖像數(shù)據(jù)的傳輸。系統(tǒng)的主要硬件模塊分為監(jiān)控終端和監(jiān)控控制終端兩個(gè)部分。 本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于ARM和嵌入式Linux的視頻監(jiān)控系統(tǒng)，該系統(tǒng)主要實(shí)現(xiàn)了視頻圖像的采集壓縮和圖像數(shù)據(jù)流基于RTP協(xié)議的傳輸。本系統(tǒng)的核心硬件平臺(tái)采用韓國(guó)SamSung公司的S3C2410微處理器，ARM端作為視頻監(jiān)控終端，PC機(jī)作為監(jiān)控控制終端。ARM端主要承載了圖像采集、編碼和對(duì)圖像數(shù)據(jù)進(jìn)行RTP打包并傳輸?shù)墓δ?，PC端主要承載的功能是圖像數(shù)據(jù)的接收、顯示和對(duì)監(jiān)控終端的控制、訪問(wèn)。 在視頻圖像采集和壓縮處理部分，利用Video for Linux提供的接口函數(shù)，實(shí)現(xiàn)了利用攝像頭采集圖像的過(guò)程，并設(shè)計(jì)實(shí)現(xiàn)了V4L視頻采集及壓縮模塊，設(shè)計(jì)了系統(tǒng)JEPG圖像采集和壓縮模塊和MPEG-4圖像采集和壓縮模塊的具體編程流程和實(shí)現(xiàn)過(guò)程，并實(shí)現(xiàn)了基于這兩種編碼方式的視頻壓縮。用Visual C++實(shí)現(xiàn)了用戶控制終端，可對(duì)應(yīng)JPEG和MPEG-4兩種編碼方式進(jìn)行解碼并顯示。 在圖像數(shù)據(jù)的傳輸部分，系統(tǒng)采用了RTP協(xié)議作為視頻數(shù)據(jù)流傳輸協(xié)議，并實(shí)現(xiàn)了視頻數(shù)據(jù)在局域網(wǎng)內(nèi)的實(shí)時(shí)性傳輸。移植了現(xiàn)在比較常用的JRTPLIB源碼庫(kù)，為RTP的實(shí)現(xiàn)提供了可調(diào)用的庫(kù)函數(shù)，按照MPEG-4數(shù)據(jù)流的RTP封裝格式和流程，設(shè)計(jì)實(shí)現(xiàn)了RTP編程。 最后對(duì)系統(tǒng)的功能和性能進(jìn)行了測(cè)試。測(cè)試結(jié)果顯示MPEG-4在保證與JPEG相當(dāng)?shù)膱D像質(zhì)量時(shí)，大大減少了傳輸?shù)臄?shù)據(jù)量。同時(shí)，使用RTP協(xié)議進(jìn)行傳輸，保證了系統(tǒng)的實(shí)時(shí)性，也保證了圖像的傳輸質(zhì)量。
標(biāo)簽： ARMLinuz 視頻監(jiān)控 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-12
上傳用戶：wzr0701
The TW9910 is a multi-standard video decoder and encoder chip that is designed for multimedia applications. It uses the mixed-signal 1.8V CMOS technology to provide a low- power integrated solution.
上傳時(shí)間： 2013-04-24
上傳用戶：金宜
本文介紹了目前高清數(shù)字電視視頻處理系統(tǒng)的核心器件視頻處理器（Video Processor） 中所采用的主要畫(huà)質(zhì)增強(qiáng)技術(shù)，并對(duì)這些技術(shù)進(jìn)行了簡(jiǎn)要的分析
標(biāo)簽： 畫(huà)質(zhì)
上傳時(shí)間： 2013-05-28
上傳用戶：15510133306
Sampling Delta-Sigma Audio DACMICRF102是Micrel公司新近推出的遠(yuǎn)距離無(wú)線數(shù)據(jù)發(fā)射芯片。該芯片采用Micrel公司最新的快速無(wú)線傳輸技術(shù),可實(shí)現(xiàn)真正的“數(shù)
標(biāo)簽： MICRF 102 數(shù)據(jù)手冊(cè)
上傳時(shí)間： 2013-04-24
上傳用戶：hebmuljb
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
