這是用verilog寫(xiě)的一個(gè)簡(jiǎn)單的處理器，雖然只具有5個(gè)指令，但是可以透過(guò)這個(gè)範(fàn)例，來(lái)了解到cpu的架構(gòu)，與如何開(kāi)發(fā)處理器，相信會(huì)有很大的啟發(fā)。
標(biāo)簽： verilog
上傳時(shí)間： 2014-12-08
上傳用戶(hù)：ikemada
Debussy是NOVAS Software, Inc(思源科技)發(fā)展的HDL Debug & Analysis tool，這套軟體主要不是用來(lái)跑模擬或看波形，它最強(qiáng)大的功能是：能夠在HDL source code、schematic diagram、waveform、state bubble diagram之間，即時(shí)做trace，協(xié)助工程師debug。 可能您會(huì)覺(jué)的：只要有simulator如ModelSim就可以做debug了，我何必再學(xué)這套軟體呢? 其實(shí)Debussy v5.0以後的新版本，還提供了nLint -- check coding style & synthesizable，這蠻有用的，可以協(xié)助工程師了解如何寫(xiě)好coding style，並養(yǎng)成習(xí)慣。 下圖所示為整個(gè)Debussy的原理架構(gòu)，可歸納幾個(gè)結(jié)論：
標(biāo)簽： Analysis Software Debussy Debug
上傳時(shí)間： 2014-01-14
上傳用戶(hù)：hustfanenze
Struts結(jié)合了數(shù)個(gè)技術(shù)，為了要瞭解Struts，您必須先瞭解JSP/Servlet相關(guān)技術(shù)，必須先瞭解MVC、Model 1、Model 2等架構(gòu)模式。
標(biāo)簽： Struts
上傳時(shí)間： 2013-12-21
上傳用戶(hù)：lhc9102
類(lèi)神經(jīng)網(wǎng)路，MLP程式碼，可以計(jì)算多層架構(gòu)之類(lèi)神經(jīng)網(wǎng)路運(yùn)算~C
標(biāo)簽：
上傳時(shí)間： 2013-12-28
上傳用戶(hù)：txfyddz
JVT所釋出的H.264/MPEG-4 AVC REFERENCE SOFTWARE MANUAL,，裡面詳細(xì)介紹了jm的架構(gòu)，以及其中 各種演算法所存在的類(lèi)別，所以接觸jm的朋友,是一個(gè)非常好的嚮導(dǎo),幫助你了解大概的jm雛形.
標(biāo)簽： REFERENCE SOFTWARE MANUAL MPEG
上傳時(shí)間： 2013-12-20
上傳用戶(hù)：athjac
GPRS_CHT技術(shù)文檔，包括主要詳細(xì)介紹GPRS的通訊協(xié)定，內(nèi)容包括GPRS 所要提供的功能、系統(tǒng)架構(gòu)、 各個(gè)網(wǎng)路元件、各元件間定義的介面、計(jì)費(fèi)系統(tǒng)與GSM 演進(jìn)為GPRS 所採(cǎi) 行的方式。其中GPRS 介面部份，抽出來(lái)獨(dú)立成為GPRS_Interface 檔案
上傳時(shí)間： 2014-01-20
上傳用戶(hù)：huannan88
使用Flash提供的Web Service的能力，利用這個(gè)能力與SOAP Server連接並做資料的存取。而這篇文章將以一個(gè)極簡(jiǎn)單的範(fàn)例來(lái)說(shuō)明如何透過(guò)Flash取得想要的資料。關(guān)於SOAP Server的製作請(qǐng)參考之前撰寫(xiě)的"Pyhon的SOAP Library"這篇文章，這篇文章有教大家如何使用python這個(gè)程式語(yǔ)言實(shí)作一個(gè)RPC Server，提供其他程式作遠(yuǎn)端呼叫。我提供RPC Server的製作，而我會(huì)使用python來(lái)架構(gòu)RPC Server，使用python內(nèi)建的函式庫(kù)來(lái)實(shí)作該Server。 需要工具； 1. Flash 8.0 2. Python 2.3 以上
上傳時(shí)間： 2014-01-25
上傳用戶(hù)：cc1915
使用硬體描述語(yǔ)言HDL 設(shè)計(jì)硬體電路，臺(tái)灣人寫(xiě)的PPT講義，非常不錯(cuò)。VHDL硬件設(shè)計(jì)入門(mén)學(xué)習(xí)。VHDL基本語(yǔ)法架構(gòu)，VHDL的零件庫(kù)(Library)及包裝(Package)等內(nèi)容。
標(biāo)簽： HDL
上傳時(shí)間： 2014-01-22
上傳用戶(hù)：cxl274287265
在GIS領(lǐng)域中，目前正有一新興的架構(gòu)模式產(chǎn)生，此架構(gòu)改變了GIS處理圖資的方式，此架構(gòu)模式稱(chēng)為DGIS(Distributed GIS-分散式地理資訊系統(tǒng))。DGIS將傳統(tǒng)桌上型單機(jī)作業(yè)之GIS概念延伸至網(wǎng)際網(wǎng)路(Web)之解決方案上，以能符合現(xiàn)行系統(tǒng)圖資處理之需求。而此種以分散式概念延伸至網(wǎng)際網(wǎng)路的架構(gòu)稱(chēng)之為網(wǎng)際網(wǎng)路地理資訊系統(tǒng)（WebGIS或Internet GIS）。
標(biāo)簽： GIS
上傳時(shí)間： 2014-01-17
上傳用戶(hù)：dongbaobao
主題 : Low power Modified Booth Multiplier 介紹 : 為了節(jié)省乘法器面積、加快速度等等，許多文獻(xiàn)根據(jù)乘法器中架構(gòu)提出改進(jìn)的方式，而其中在1951年，A. D. Booth教授提出了一種名為radix-2 Booth演算法，演算法原理是在LSB前一個(gè)位元補(bǔ)上“0”，再由LSB至MSB以每?jī)蓚€(gè)位元為一個(gè)Group，而下一個(gè)Group的LSB會(huì)與上一個(gè)Group的MSB重疊(overlap)，Group中的位元。 Booth編碼表進(jìn)行編碼(Booth Encoding)後再產(chǎn)生部分乘積進(jìn)而得到最後的結(jié)果。 Radix-2 Booth演算法在1961年由O. L. Macsorley教授改良後，提出了radix-4 Booth演算法(modified Booth algorithm)，此演算法的差異為Group所涵括的位元由原先的2個(gè)位元變?yōu)?個(gè)位元。
標(biāo)簽： Multiplier Modified Booth power
上傳時(shí)間： 2016-09-01
上傳用戶(hù)：stewart·
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
