<input id="imouy"></input>
近年來，人們對無線數(shù)據(jù)和多媒體業(yè)務(wù)的需求迅猛增加，促進(jìn)了寬帶無線通信新技術(shù)的發(fā)展和應(yīng)用。正交頻分復(fù)用 (Orthogonal Frequency Division Multiolexing，OFDM)技術(shù)已經(jīng)廣泛應(yīng)用于各種高速寬帶無線通信系統(tǒng)中。然而 OFDM 系統(tǒng)相比單載波系統(tǒng)更容易受到頻偏和時(shí)偏的影響，因此如何有效地消除頻偏和時(shí)偏，實(shí)現(xiàn)系統(tǒng)的時(shí)頻同步是 OFDM 系統(tǒng)中非常關(guān)鍵的技術(shù)。 本文討論了非同步對 OFDM 系統(tǒng)的影響，分析了當(dāng)前用于 OFDM 系統(tǒng)中基于數(shù)據(jù)符號的同步算法，并簡單介紹非基于數(shù)據(jù)符號同步技術(shù)。基于數(shù)據(jù)符號的同步技術(shù)通過加入訓(xùn)練符號或?qū)ьl等附加信息，并利用導(dǎo)頻或訓(xùn)練符號的相關(guān)性實(shí)現(xiàn)時(shí)頻同步。此算法由于加入了附加信息，降低了帶寬利用率，但同步精度相對較高，同步捕獲時(shí)間較短。 隨著電子芯片技術(shù)的快速發(fā)展，電子設(shè)計(jì)自動化 (Electronic DesignAutomation，EDA) 技術(shù)和可編程邏輯芯片 (FPGA/CPLD) 的應(yīng)用越來越受到大家的重視，為此文中對 EDA 技術(shù)和 Altera 公司制造的 FPGA 芯片的原理和結(jié)構(gòu)特點(diǎn)進(jìn)行了闡述，還介紹了在相關(guān)軟件平臺進(jìn)行開發(fā)的系統(tǒng)流程。 論文在對基于數(shù)據(jù)符號三種算法進(jìn)行較詳細(xì)的分析和研究的基礎(chǔ)上，尤其改進(jìn)了基于導(dǎo)頻符號的同步算法之后，利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平臺上實(shí)現(xiàn)了 OFDM 同步的硬件設(shè)計(jì)，然后進(jìn)行了軟件仿真。其中對基于導(dǎo)頻符號同步的改進(jìn)算法硬件設(shè)計(jì)過程了進(jìn)行了詳細(xì)闡述。不僅如此，對于基于 PN 序列幀的同步算法和基于循環(huán)前綴 (Cycle Prefix，CP) 的極大似然 (Maximam Likelihood,ML)估計(jì)同步算法也有具體的仿真實(shí)現(xiàn)。 最后，文章還對它們進(jìn)行了比較，基于導(dǎo)頻符號同步設(shè)計(jì)的同步精度比較高，但是耗費(fèi)芯片的資源多，另一個(gè)缺點(diǎn)是沒有頻偏估計(jì)，因此運(yùn)用受到一定限制。基于 PN 序列幀的同步設(shè)計(jì)使用了最少的芯片資源，但要提取 PN 序列中的信號數(shù)據(jù)有一定困難。基于循環(huán)前綴的同步設(shè)計(jì)占用了芯片 I/O 腳稍顯多。這幾種同步算法各有優(yōu)缺點(diǎn)，但可以根據(jù)不同的信道環(huán)境選用它們。
標(biāo)簽： FPGA 數(shù)據(jù) 同步的 仿真實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：斷點(diǎn)PPpp
基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
標(biāo)簽： FPGA VHDL 數(shù)字頻率計(jì) 硬件描述語言
上傳時(shí)間： 2013-08-06
上傳用戶：taozhihua1314
AlteraFPGA設(shè)計(jì)基篇.pdf,Altera FPGACPLD設(shè)計(jì)高級篇.pdf
上傳時(shí)間： 2013-08-07
上傳用戶：9牛10
ARM,DSP,FPGA的區(qū)別:詳細(xì)介紹了ARM，DSP，F(xiàn)PGA/CPLD的異同。
上傳時(shí)間： 2013-08-27
上傳用戶：lijianyu172
可編程邏輯器件（PLD）是嵌入式工業(yè)設(shè)計(jì)的關(guān)鍵元器件。在工業(yè)設(shè)計(jì)中，PLD已經(jīng)從提供簡單的膠合邏輯發(fā)展到使用FPGA作為協(xié)處理器。該技術(shù)在通信、電機(jī)控制、I/O模塊以及圖像處理等應(yīng)用中支持 I/O 擴(kuò)展，替代基本的微控制器 （MCU） 或者數(shù)字信號處理器 （DSP）。 隨著系統(tǒng)復(fù)雜度的提高，F(xiàn)PGA還能夠集成整個(gè)芯片系統(tǒng)（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協(xié)處理器還是SoC，Altera FPGA在您的工業(yè)應(yīng)用中都具有以下優(yōu)點(diǎn)： 1. 設(shè)計(jì)集成——使用FPGA作為協(xié)處理器或者SoC，在一個(gè)器件平臺上集成 IP和軟件堆棧，從而降低成本。 2. 可重新編程能力——在一個(gè)公共開發(fā)平臺的一片 FPGA中，使工業(yè)設(shè)計(jì)能夠適應(yīng)協(xié)議、IP以及新硬件功能的發(fā)展變化。 3. 性能調(diào)整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強(qiáng)性能，滿足系統(tǒng)要求。 4. 過時(shí)保護(hù)——較長的 FPGA 產(chǎn)品生命周期，通過 FPGA 新系列的器件移植，延長工業(yè)產(chǎn)品的生命周期，保護(hù)硬件不會過時(shí)。 5. 熟悉的工具——使用熟悉的、功能強(qiáng)大的集成工具，簡化設(shè)計(jì)和軟件開發(fā)、IP集成以及調(diào)試。
標(biāo)簽： FPGA 工業(yè)應(yīng)用
上傳時(shí)間： 2014-12-28
上傳用戶：rnsfing
介紹了外置式USB無損圖像采集卡的設(shè)計(jì)和實(shí)現(xiàn)方案，它用于特殊場合的圖像處理及其相關(guān)領(lǐng)域。針對圖像傳輸?shù)奶攸c(diǎn)，結(jié)合FPCA/CPLD和USB技術(shù)，給出了硬件實(shí)現(xiàn)框圖，同時(shí)給出了PPGA/CPLD內(nèi)部時(shí)序控制圖和USB程序流程圖，結(jié)合框圖和部分程序源代碼，具體講述了課題中遇到的難點(diǎn)和相應(yīng)的解決方案。
上傳時(shí)間： 2014-12-28
上傳用戶：q123321
這些ppt文件詳細(xì)介紹了使用Altera公司FPGA芯片編程時(shí)的注意問題，包含時(shí)序、EBA、LPM庫等，還有一些實(shí)用技巧供學(xué)習(xí)。對于使用Altera FPGA的同志會有幫助，但全部為英文編寫，請注意。
標(biāo)簽： Altera FPGA 詳細(xì)介紹
上傳時(shí)間： 2014-01-27
上傳用戶：偷心的海盜
本文檔是Altera（INTEL）FPGA的封裝信息大全，所有INTEL FPGA的封裝信息均可找到，適用于PCB工程師，結(jié)構(gòu)工程師使用
上傳時(shí)間： 2022-03-09
上傳用戶：
1Quartus II軟件的安裝2Quartus II軟件的使用、開發(fā)板的使用本章將通過3個(gè)完整的例子，一步一步的手把手的方式完成設(shè)計(jì)，完成這3個(gè)設(shè)計(jì)，并得到正確的結(jié)果，將會快速、有效的掌握在Altera Quartusll軟件環(huán)境下進(jìn)行FPGA設(shè)計(jì)與開發(fā)的方法、流程，并熟悉開發(fā)板的使用。2.1原理圖方式設(shè)計(jì)3-8譯碼器一、設(shè)計(jì)目的1、通過設(shè)計(jì)一個(gè)3-8譯碼器，掌握祝組合邏輯電路設(shè)計(jì)的方法。2、初步了解Quartusll采用原理圖方式進(jìn)行設(shè)計(jì)的流程。3、初步掌握FPGA開發(fā)的流程以及基本的設(shè)計(jì)方法、基本的仿真分析方法。二、設(shè)計(jì)原理三、設(shè)計(jì)內(nèi)容四、設(shè)計(jì)步驟1、建立工程文件1）雙擊桌面上的Quartus II的圖標(biāo)運(yùn)行此軟件。
上傳時(shí)間： 2022-07-18
上傳用戶：
網(wǎng)上關(guān)于Altera的教程很多，可謂浩如煙海。大體來說有兩類：一是，step by step的指導(dǎo)如何操作Quartus軟件，這類方法的優(yōu)點(diǎn)是上手快，但卻有知其然不知其所以然之惑；二是，從一個(gè)很高的起點(diǎn)分析一些具體問題，優(yōu)點(diǎn)是有深度，但也把大部分初學(xué)者拒之門外，不知路在何方。本系列教程的宗旨是在力求全面介紹Altera及其QuartusⅡ軟件原理的基礎(chǔ)上，對何如使用Altera FPGA進(jìn)行基礎(chǔ)設(shè)計(jì)、時(shí)序分析、驗(yàn)證、優(yōu)化四大方面進(jìn)行講解。本篇為時(shí)序篇，推薦用兩天時(shí)間掌握。其余的，基礎(chǔ)篇需一天，驗(yàn)證、優(yōu)化各需兩天，一共七天。本教程大部分內(nèi)容參考翻譯 altera 官方handbook和對應(yīng)的paper等資料，1.2、1.4、1.6、2.1系熱心網(wǎng)友riple所創(chuàng)，筆者基本原文引用，只為閱讀流暢性和更易理解做了少許改動，如造成原作者的不適，可聯(lián)系筆者刪除之。后續(xù)教程視讀者反映情況進(jìn)行適當(dāng)調(diào)整和發(fā)布。
上傳時(shí)間： 2022-07-27
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<pre id="ckw2m"></pre>