論述了AD574逐次逼近型12位模數(shù)轉(zhuǎn)換器的原理、應(yīng)用以及與單片機(jī)所構(gòu)成的數(shù)據(jù)采集系統(tǒng),分析了系統(tǒng)的硬件、軟件結(jié)構(gòu)和具體操作,給出了AD574與AT89C51單片機(jī)的接口線路圖.
標(biāo)簽： 574 AD 數(shù)據(jù)采集 中的應(yīng)用
上傳時(shí)間： 2013-05-23
上傳用戶：ca05991270
圖像采集和處理技術(shù)在機(jī)器視覺(jué)和圖像分析等諸多領(lǐng)域應(yīng)用十分廣泛，大部分情況下，采集卡只需將前端相機(jī)捕獲的圖像信息正確地傳回計(jì)算機(jī)即可。但是在要求較高的應(yīng)用場(chǎng)合需要采集卡能準(zhǔn)確控制外部光源和相機(jī)，完成圖像采集，預(yù)處理，數(shù)據(jù)傳輸。只有這樣，用戶才可以根據(jù)不同的興趣和需求對(duì)特定的某些圖像進(jìn)行采集、傳輸以及處理，以達(dá)到某種分析目的。 本文根據(jù)國(guó)家985二期項(xiàng)目“三維粒子圖像測(cè)速系統(tǒng)”的圖像采集與處理需要，設(shè)計(jì)開(kāi)發(fā)了一款以FPGA為核心控制芯片的嵌入式圖像采集卡。采集卡以FPGA為邏輯和算法實(shí)現(xiàn)的核心器件，不僅實(shí)現(xiàn)了傳統(tǒng)意義上的圖像采集，而且實(shí)現(xiàn)了CCD相機(jī)控制和激光器同步曝光功能，打破了以往單純靠增加硬件設(shè)備實(shí)現(xiàn)同步控制的方法，簡(jiǎn)化了系統(tǒng)硬件結(jié)構(gòu)并節(jié)約系統(tǒng)成本。此外，在系統(tǒng)中嵌入了圖像增強(qiáng)算法和采用PCI接口與計(jì)算機(jī)連接滿足了高速采集的要求。同時(shí)，采用市場(chǎng)上廣泛應(yīng)用的Camera Link作為采集卡的圖像輸入接口，提高了系統(tǒng)的通用性、傳輸速率和抗干擾能力，簡(jiǎn)化圖像獲取設(shè)備和模擬攝像頭之間需要視頻解碼等連接。具有嵌入式處理功能，光源同步和相機(jī)控制的采集卡將使機(jī)器視覺(jué)系統(tǒng)，圖像測(cè)速等諸多領(lǐng)域的圖像采集應(yīng)用變得更為便捷。 論文首先對(duì)圖像采集卡系統(tǒng)的組成、整體方案和可行性進(jìn)行了論證。然后給出了圖像采集卡的硬件設(shè)計(jì)。在此部分結(jié)合整體設(shè)計(jì)方案，討論芯片的選型問(wèn)題。根據(jù)所選芯片的本身特點(diǎn)，分模塊地對(duì)圖像采集卡的硬件設(shè)計(jì)原理進(jìn)行了詳細(xì)的闡述。接下來(lái)是圖像采集卡的軟件設(shè)計(jì)部分。用VHDL和原理圖結(jié)合的方法對(duì)FPGA進(jìn)行編程，實(shí)現(xiàn)了圖像采集系統(tǒng)的各個(gè)功能模塊。根據(jù)圖像采集系統(tǒng)的要求用DriverWorks軟件設(shè)計(jì)了圖像采集卡的WDM底層驅(qū)動(dòng)程序和上層應(yīng)用程序。最后是用FPGA實(shí)現(xiàn)了帶修改參數(shù)的硬件嵌入式圖像處理算法——圖像增強(qiáng)。論文中使用QUARTUS軟件嵌入的邏輯分析儀SignalTap對(duì)FPGA設(shè)計(jì)的模塊進(jìn)行了硬件調(diào)試，給出了調(diào)試的時(shí)序圖和調(diào)試結(jié)果，經(jīng)測(cè)試分析該采集卡滿足“三維粒子圖像測(cè)速系統(tǒng)”的要求，達(dá)到了預(yù)期目標(biāo)。
上傳時(shí)間： 2013-04-24
上傳用戶：cazjing
目前，數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語(yǔ)音與圖像處理等領(lǐng)域，信號(hào)處理算法理論己趨于成熟，但其具體硬件實(shí)現(xiàn)方法卻值得探討。FPGA是近年來(lái)廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點(diǎn)，大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化，縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性，在超高速信號(hào)處理和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用。本文對(duì)FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于FPGA在數(shù)據(jù)采樣控制和信號(hào)處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn)，把FPGA作為整個(gè)數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究?jī)?nèi)容如下： FPGA的單片系統(tǒng)研究。針對(duì)數(shù)據(jù)采集與處理，對(duì)FPGA進(jìn)行選型，設(shè)計(jì)了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個(gè)控制系統(tǒng)分為三個(gè)部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊。 多通道采樣控制模塊的設(shè)計(jì)。利用4片AD7506和一片AD7862對(duì)64路模擬量進(jìn)行周期采樣，分別設(shè)計(jì)了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進(jìn)行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計(jì)。FFT算法在數(shù)字信號(hào)處理中占有重要的地位，因此本文研究了FFT的硬件實(shí)現(xiàn)結(jié)構(gòu)，提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想，給出了總體實(shí)現(xiàn)框圖。分別設(shè)計(jì)了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運(yùn)算單元，存儲(chǔ)器，控制器，并分別進(jìn)行了仿真。重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運(yùn)算速度，降低了運(yùn)算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機(jī)控制器成功地對(duì)各個(gè)模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲(chǔ)控制模塊的設(shè)計(jì)。利用閃存芯片K9K1G08UOA對(duì)采集處理后的數(shù)據(jù)進(jìn)行存儲(chǔ)，設(shè)計(jì)了FPGA與閃存的硬件連接，設(shè)計(jì)了存儲(chǔ)控制模塊。 本文對(duì)FFT算法的硬件實(shí)現(xiàn)進(jìn)行了研究，結(jié)合單片系統(tǒng)的特點(diǎn)，把整個(gè)系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊進(jìn)行設(shè)計(jì)和仿真。設(shè)計(jì)采用VHDL編寫(xiě)程序的源代碼。仿真測(cè)試結(jié)果表明，此FPGA單片系統(tǒng)可完成對(duì)實(shí)時(shí)信號(hào)的高速采集與處理。
標(biāo)簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時(shí)間： 2013-07-06
上傳用戶：eclipse
數(shù)字信號(hào)處理是信息科學(xué)中近幾十年來(lái)發(fā)展最為迅速的學(xué)科之一。常用的實(shí)現(xiàn)高速數(shù)字信號(hào)處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實(shí)現(xiàn)能力強(qiáng)、速度快、設(shè)計(jì)靈活性好等眾多優(yōu)點(diǎn)，尤其在并行信號(hào)處理能力方面比DSP更具優(yōu)勢(shì)。在信號(hào)處理領(lǐng)域，經(jīng)常需要對(duì)多路信號(hào)進(jìn)行采集和實(shí)時(shí)處理，為解決這一問(wèn)題，本文設(shè)計(jì)了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。 本文首先介紹數(shù)字信號(hào)處理系統(tǒng)的組成和數(shù)字信號(hào)處理的優(yōu)點(diǎn)，然后通過(guò)FFT算法的比較選擇和硬件實(shí)現(xiàn)方案的比較選擇，進(jìn)行總體方案的設(shè)計(jì)。在硬件方面，特別討論了信號(hào)調(diào)理模塊、模數(shù)轉(zhuǎn)換模塊、FPGA芯片配置等功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法。信號(hào)處理單元的設(shè)計(jì)以Xilinx ISE為軟件平臺(tái)，采用VHDL和IP核的方法，設(shè)計(jì)了時(shí)鐘產(chǎn)生模塊、數(shù)據(jù)滑動(dòng)模塊、FFT運(yùn)算模塊、求模運(yùn)算模塊、信號(hào)控制模塊，完成信號(hào)處理單元的設(shè)計(jì)，并采用ModelSim仿真工具進(jìn)行相關(guān)的時(shí)序仿真。最后利用MATLAB對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，達(dá)到技術(shù)指標(biāo)要求。
標(biāo)簽： 同步數(shù)據(jù)采集 處理系統(tǒng)
上傳時(shí)間： 2013-07-07
上傳用戶：小火車(chē)?yán)怖怖?/p>
人體血液成份的無(wú)創(chuàng)檢測(cè)是生物醫(yī)學(xué)領(lǐng)域尚未攻克的前沿課題之一，動(dòng)態(tài)光譜法在理論上克服了其它檢測(cè)方法難以逾越的障礙——個(gè)體差異和測(cè)量條件對(duì)檢測(cè)結(jié)果的影響。實(shí)現(xiàn)動(dòng)態(tài)光譜檢測(cè)，其關(guān)鍵在于采集多波長(zhǎng)的光電容積脈搏波信號(hào)，并對(duì)其進(jìn)行處理。針對(duì)動(dòng)態(tài)光譜檢測(cè)中信號(hào)微弱、信噪比低、處理數(shù)據(jù)量大的特點(diǎn)，本文設(shè)計(jì)了基于FPGA和面陣CCD攝像頭的動(dòng)態(tài)光譜數(shù)據(jù)采集與預(yù)處理系統(tǒng)，提高檢測(cè)精度，采集出滿足動(dòng)態(tài)光譜信號(hào)提取要求的光電脈搏波；并對(duì)動(dòng)態(tài)光譜頻域提取法的核心算法FFT的FPGA實(shí)現(xiàn)進(jìn)行研究。 課題提出用高靈敏度的面陣CCD攝像頭替代常規(guī)光柵光譜儀中的光電接收器，實(shí)現(xiàn)對(duì)多波長(zhǎng)的光電容積脈搏波的檢測(cè)。結(jié)合面陣CCD的二維圖像特點(diǎn)，采用信號(hào)累加法去除噪聲，提高信號(hào)的信噪比。 創(chuàng)新性的提出一種不同于以往的信號(hào)累加方法——將處于同一行的視頻信號(hào)在采樣過(guò)程中直接累加，然后再進(jìn)行傳輸和存儲(chǔ)。不同于幀累加和異行累加，這種同行累加方式不但大大的提高了信號(hào)的信噪比，同時(shí)減小了數(shù)據(jù)的傳輸速度和傳輸量，降低了對(duì)存儲(chǔ)器容量的要求，改善了動(dòng)態(tài)光譜信號(hào)檢測(cè)系統(tǒng)的性能。 針對(duì)面陣CCD攝像頭輸出的復(fù)合視頻信號(hào)的特點(diǎn)，設(shè)計(jì)視頻信號(hào)解調(diào)電路，得到高速、高精度的數(shù)字視頻信號(hào)和準(zhǔn)確的視頻同步信號(hào)，用于后續(xù)的視頻信號(hào)采集與處理。 根據(jù)動(dòng)態(tài)光譜信號(hào)檢測(cè)和視頻信號(hào)采集的要求，選擇可編程邏輯器件FPGA作為硬件平臺(tái)，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA和面陣CCD攝像頭的光電脈搏波采集與預(yù)處理系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)了視頻信號(hào)的精確定位，通過(guò)光譜信號(hào)的高速同行累加，實(shí)現(xiàn)了光電脈搏波信號(hào)的高精度檢測(cè)。系統(tǒng)采用基于FPGA的Nios II嵌入式處理器系統(tǒng)，通過(guò)對(duì)其應(yīng)用程序的開(kāi)發(fā)，可靠的實(shí)現(xiàn)了數(shù)據(jù)的采集、傳輸和存儲(chǔ)，提高了系統(tǒng)的集成度，降低了開(kāi)發(fā)成本。 為實(shí)現(xiàn)動(dòng)態(tài)光譜信號(hào)的頻域提取，研究了基于FPGA的FFT實(shí)現(xiàn)方案，對(duì)各關(guān)鍵模塊進(jìn)行設(shè)計(jì)，為動(dòng)態(tài)光譜信號(hào)的進(jìn)一步處理打下良好的基礎(chǔ)。 最后，通過(guò)實(shí)驗(yàn)證明了系統(tǒng)數(shù)據(jù)采集的正確性和信號(hào)預(yù)處理的可行性，得到了符合動(dòng)態(tài)光譜信號(hào)提取要求的脈搏波信號(hào)。
標(biāo)簽： 動(dòng)態(tài) 光譜數(shù)據(jù)采集 預(yù)處理
上傳時(shí)間： 2013-04-24
上傳用戶：cknck
數(shù)據(jù)采集系統(tǒng)是信號(hào)與信息處理系統(tǒng)中不可缺少的重要組成部分，同時(shí)也是軟件無(wú)線電系統(tǒng)中的核心模塊，在現(xiàn)代雷達(dá)系統(tǒng)以及無(wú)線基站系統(tǒng)中的應(yīng)用越來(lái)越廣泛。為了能夠滿足目前對(duì)軟件無(wú)線電接收機(jī)自適應(yīng)性及靈活性的要求，并充分體現(xiàn)在高性能FPGA平臺(tái)上設(shè)計(jì)SOC系統(tǒng)的思路，本文提出了由高速高精度A/D轉(zhuǎn)換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案及實(shí)現(xiàn)方法。其中FPGA作為本系統(tǒng)的控制核心和傳輸橋梁，發(fā)揮了極其重要的作用。通過(guò)FPGA不僅完成了系統(tǒng)中全部數(shù)字電路部分的設(shè)計(jì)，并且使系統(tǒng)具有了較高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 在時(shí)序數(shù)字邏輯設(shè)計(jì)上，充分利用FPGA中豐富的時(shí)序資源，如鎖相環(huán)PLL、觸發(fā)器，緩沖器FIFO、計(jì)數(shù)器等，能夠方便的完成對(duì)系統(tǒng)輸入輸出時(shí)鐘的精確控制以及根據(jù)系統(tǒng)需要對(duì)各處時(shí)序延時(shí)進(jìn)行修正。 在存儲(chǔ)器設(shè)計(jì)上，采用FPGA片內(nèi)存儲(chǔ)器。可根據(jù)系統(tǒng)需要隨時(shí)進(jìn)行設(shè)置，并且能夠方便的完成數(shù)據(jù)格式的合并、拆分以及數(shù)據(jù)傳輸率的調(diào)整。 在傳輸接口設(shè)計(jì)上，采用并行接口和PCI總線接口的兩種數(shù)據(jù)傳輸模式。通過(guò)FPGA中的宏功能模塊和IP資源實(shí)現(xiàn)了對(duì)這兩種接口的邏輯控制，可使系統(tǒng)方便的在兩種傳輸模式下進(jìn)行切換。 在系統(tǒng)工作過(guò)程控制上，通過(guò)VB程序編寫(xiě)了應(yīng)用于PC端的上層控制軟件。并通過(guò)并行接口實(shí)現(xiàn)了PC和FPGA之間的交互，從而能夠方便的在PC機(jī)上完成對(duì)系統(tǒng)工作過(guò)程的控制和工作模式的選擇。 在系統(tǒng)調(diào)試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實(shí)時(shí)準(zhǔn)確的驗(yàn)證了在系統(tǒng)整個(gè)傳輸過(guò)程中數(shù)據(jù)的正確性和時(shí)序性，并極大的降低了用常規(guī)儀器觀測(cè)FPGA中眾多待測(cè)引腳的難度。 本文第四章針對(duì)FPGA中各功能模塊的邏輯設(shè)計(jì)進(jìn)行了詳細(xì)分析，并對(duì)每個(gè)模塊都給出了精確的仿真結(jié)果。同時(shí)，文中還在其它章節(jié)詳細(xì)介紹了系統(tǒng)的硬件電路設(shè)計(jì)、并行接口設(shè)計(jì)、PCI接口設(shè)計(jì)、PC端控制軟件設(shè)計(jì)以及用于調(diào)試過(guò)程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對(duì)系統(tǒng)的仿真結(jié)果和測(cè)試結(jié)果給出了分析及討論。最后還附上了系統(tǒng)的PCB版圖、FPGA邏輯設(shè)計(jì)圖、實(shí)物圖及注釋詳細(xì)的相關(guān)源程序清單。
標(biāo)簽： FPGA 控制 高速數(shù)據(jù) 采集系統(tǒng)
上傳時(shí)間： 2013-06-09
上傳用戶：lh25584
數(shù)據(jù)采集處理技術(shù)是現(xiàn)代信號(hào)處理的基礎(chǔ)，廣泛應(yīng)用于雷達(dá)、聲納、軟件無(wú)線電、瞬態(tài)信號(hào)測(cè)試等領(lǐng)域。隨著信息科學(xué)的飛速發(fā)展，人們面臨的信號(hào)處理任務(wù)越來(lái)越繁重，對(duì)數(shù)據(jù)采集處理系統(tǒng)的要求也越來(lái)越高。近年來(lái)FPGA由于其設(shè)計(jì)靈活性、更強(qiáng)的適應(yīng)性及可重構(gòu)性，結(jié)合SDRAM的高速、大容量、價(jià)格優(yōu)勢(shì)，在設(shè)計(jì)高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)時(shí)受到了廣泛的關(guān)注。 本課題重點(diǎn)研究了基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)技術(shù)，為需要大容量存儲(chǔ)器的系統(tǒng)設(shè)計(jì)提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構(gòu)造與工作原理的基礎(chǔ)上，結(jié)合成熟的商業(yè)化IP核，提出了基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案，并從總體設(shè)計(jì)構(gòu)想到各邏輯細(xì)節(jié)實(shí)現(xiàn)都進(jìn)行了詳細(xì)描述。根據(jù)DDR2-SDRAM的特點(diǎn)，選擇合適的內(nèi)存調(diào)度方案，采用Verilog HDL語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)了該高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)，并對(duì)系統(tǒng)功能進(jìn)行驗(yàn)證與分析，結(jié)果表明本設(shè)計(jì)完全能夠滿足系統(tǒng)的性能指標(biāo)。
標(biāo)簽： 高速實(shí)時(shí)數(shù) 采集系統(tǒng)
上傳時(shí)間： 2013-06-24
上傳用戶：lansedeyuntkn
數(shù)據(jù)采集系統(tǒng)是將傳感器輸出的模擬信號(hào)進(jìn)行采集，轉(zhuǎn)換成數(shù)字信號(hào)，然后送入計(jì)算機(jī)進(jìn)行處理，并按需要的形式輸出處理結(jié)果的系統(tǒng)。隨著計(jì)算機(jī)技術(shù)和電子信息技術(shù)的高速發(fā)展，數(shù)據(jù)采集結(jié)合先進(jìn)的電子技術(shù)，已經(jīng)能利用軟件來(lái)處理大量測(cè)量數(shù)據(jù)。近年來(lái)，對(duì)于數(shù)據(jù)采集系統(tǒng)的要求與日俱增，數(shù)據(jù)采集系統(tǒng)有著非常良好的應(yīng)用前景。如今的數(shù)據(jù)采集技術(shù)已滲透到分析儀器、醫(yī)療器械、雷達(dá)、通訊、等技術(shù)領(lǐng)域。 本論文在研究了USB總線技術(shù)的基礎(chǔ)上，詳細(xì)介紹了一個(gè)基于USB和FPFA技術(shù)的數(shù)據(jù)采集系統(tǒng)，包括硬件設(shè)計(jì)、固件設(shè)計(jì)、設(shè)備驅(qū)動(dòng)程序設(shè)計(jì)和主機(jī)應(yīng)用程序設(shè)計(jì)。在硬件設(shè)計(jì)部分，本文先介紹了數(shù)據(jù)采集芯片、FPGA以及USB2.0接口芯片F(xiàn)X2 CY7C68013的性能和特點(diǎn)，然后給出了具體的硬件設(shè)計(jì)方案；在固件設(shè)計(jì)部分，本文先介紹了FX2的固件架構(gòu)，隨后詳細(xì)地介紹了CY7C68013GPIF接口模式的固件設(shè)計(jì)；在驅(qū)動(dòng)程序開(kāi)發(fā)部分，先引入了WDM驅(qū)動(dòng)程序開(kāi)發(fā)模型，然后介紹了本數(shù)據(jù)采集系統(tǒng)的USB設(shè)備驅(qū)動(dòng)程序的設(shè)計(jì)；最后結(jié)合驅(qū)動(dòng)程序完成了基于虛擬儀器LabVIEW的主機(jī)應(yīng)用程序。
標(biāo)簽： 性能 數(shù)據(jù)采集 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-16
上傳用戶：zjt20011220
FPGA 技術(shù)是圖像處理領(lǐng)域的一個(gè)重要的研究課題，近年來(lái)倍受人們的關(guān)注。本文研究了視頻信號(hào)的采集、顯示以及通過(guò)網(wǎng)絡(luò)進(jìn)行傳輸?shù)姆椒ā２⑻岢隽艘惶谆贔PGA 的實(shí)現(xiàn)方案。 系統(tǒng)可以分為采集控制模塊、顯示控制模塊和網(wǎng)絡(luò)傳輸控制模塊3 部分。視頻信號(hào)的采集用到了視頻處理芯片SAA7113，通過(guò)FPGA 對(duì)其初始化，可以得到經(jīng)過(guò)A/D 轉(zhuǎn)換的YUV 格式視頻信號(hào)，利用采集控制模塊可以將這些視頻信號(hào)保存到SRAM 中去。顯示控制模塊讀出SRAM 中的視頻信號(hào)，進(jìn)行YUV 格式到RGB 格式的轉(zhuǎn)換以及幀頻變換等操作，再利用VGA 顯示芯片THS8134 就可以將采集到的視頻信號(hào)在LCD 上顯示出來(lái)。基于IEEE802.3 協(xié)議的網(wǎng)絡(luò)傳輸控制模塊將YUV 格式的視頻信號(hào)進(jìn)行添加報(bào)頭、CRC 校驗(yàn)碼等操作后，將其變成一個(gè)MAC 幀，可以在以太網(wǎng)絡(luò)中傳輸。 設(shè)計(jì)選用硬件描述語(yǔ)言Verilog HDL，在開(kāi)發(fā)工具QuartusII 中完成軟核的綜合、布局布線、匯編，并最終在QuartusII 和Active-HDL 中進(jìn)行時(shí)序仿真驗(yàn)證。 對(duì)設(shè)計(jì)的驗(yàn)證采取的是由里及外的方式，先對(duì)系統(tǒng)主模塊的功能進(jìn)行驗(yàn)證，再模擬外部器件對(duì)設(shè)計(jì)的接口進(jìn)行驗(yàn)證。驗(yàn)證流程是功能仿真、時(shí)序仿真、板級(jí)調(diào)試，最終通過(guò)了系統(tǒng)測(cè)試，驗(yàn)證了該設(shè)計(jì)的功能。
標(biāo)簽： FPGA 視頻采集 傳輸 實(shí)現(xiàn)技術(shù)
上傳時(shí)間： 2013-07-21
上傳用戶：baobao9437
本文研究的視頻處理系統(tǒng)是上海市科委技術(shù)攻關(guān)基金項(xiàng)目“計(jì)算機(jī)視覺(jué)及其芯片化實(shí)現(xiàn)”的一部分，主要完成計(jì)算機(jī)視覺(jué)系統(tǒng)的一些基本工作，即視頻圖像的采集、預(yù)處理和顯示等。 視頻圖像采集和預(yù)處理系統(tǒng)以Xilinx公司Virtex-ⅡPro系列的FPGA為核心控制器件，結(jié)合視頻模數(shù)轉(zhuǎn)換芯片和VGA顯示器，完成視頻圖像的實(shí)時(shí)采集、預(yù)處理和顯示。采集和顯示部分作為同外界交流信息的渠道，是構(gòu)成計(jì)算機(jī)視覺(jué)系統(tǒng)必不可少的一部分；圖像預(yù)處理則是計(jì)算機(jī)視覺(jué)系統(tǒng)進(jìn)行高層處理的基礎(chǔ)，優(yōu)秀的預(yù)處理算法能有效改善圖像質(zhì)量，提高系統(tǒng)分析判斷的準(zhǔn)確性。 本文在介紹基于FPGA的視頻采集、預(yù)處理系統(tǒng)整體架構(gòu)的基礎(chǔ)上，圍繞以下四個(gè)方面展開(kāi)了工作： 1.研究并給出了兩種基于FPGA的設(shè)計(jì)方案用于實(shí)現(xiàn)YCrCb色度空間到RGB色度空間的轉(zhuǎn)換； 2.針對(duì)采集的視頻圖像，根據(jù)VGA顯示的要求，給出了一種實(shí)現(xiàn)圖像去隔行的方案； 3.分析了一系列圖像濾波的預(yù)處理算法，如均值濾波、中值濾波和自適應(yīng)濾波等，在比較和總結(jié)各算法特點(diǎn)的基礎(chǔ)上，提出了一種新的適用于處理混合噪聲的濾波算法：混合自適應(yīng)濾波法； 4.根據(jù)算法特點(diǎn)設(shè)計(jì)了多種采用FPGA實(shí)現(xiàn)的圖像濾波算法，并對(duì)硬件算法進(jìn)行RTL級(jí)的功能仿真和驗(yàn)證，還給出了各種濾波算法的實(shí)驗(yàn)結(jié)果，在此基礎(chǔ)上對(duì)各種算法的效果進(jìn)行直觀的比較。 文中，預(yù)處理算法的實(shí)現(xiàn)充分利用了FPGA的片內(nèi)資源，體現(xiàn)了FPGA在圖像處理方面的特點(diǎn)及優(yōu)勢(shì)。同時(shí)，視頻采集和顯示的控制模塊也由同一FPGA芯片實(shí)現(xiàn)，從而簡(jiǎn)化了系統(tǒng)整體結(jié)構(gòu)。視頻采集和預(yù)處理系統(tǒng)在FPGA上的成功實(shí)現(xiàn)為“計(jì)算機(jī)視覺(jué)及其芯片化實(shí)現(xiàn)”奠定了必要的基礎(chǔ)、提供了一定理論依據(jù)。
上傳時(shí)間： 2013-04-24
上傳用戶：我好難過(guò)
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="yg4u4"></strike>