PLC 以 其 可靠性高、抗干擾能力強(qiáng)、配套齊全、功能完善、適應(yīng)性強(qiáng)等特點(diǎn)，廣泛應(yīng)用于各種控制領(lǐng)域。PLC作為通用工業(yè)控制計(jì)算機(jī)，是面向工礦企業(yè)的工控設(shè)備，使用梯形圖符號(hào)進(jìn)行編程，與繼電器電路相當(dāng)接近，被廣大工程技術(shù)人員接受。但是在實(shí)際應(yīng)用中，如何編程能夠提高PLC程序運(yùn)行速度是一個(gè)值得我們思考研究的問(wèn)題。1 PLC工作原理PLC 與 計(jì) 算機(jī)的工作原理基本相同，即在系統(tǒng)程序的管理下，通過(guò)運(yùn)行應(yīng)用程序完成用戶任務(wù)。但兩者的工作方式有所不同。計(jì)算機(jī)一般采用等待命令的工作方式，而PLC在確定了工作任務(wù)并裝人了專用程序后成為一種專用機(jī)，它采用循環(huán)掃描工作方式，系統(tǒng)工作任務(wù)管理及應(yīng)用程序執(zhí)行都是用循環(huán)掃描方式完成的。PLC 有 兩 種基本的工作狀態(tài)，即運(yùn)行(RUN)與停止(STOP)狀態(tài)。在這兩種狀態(tài)下，PLC的掃描過(guò)程及所要完成的任務(wù)是不盡相同的，如圖1所示。 PLC在RUN工作狀態(tài)時(shí)，執(zhí)行一次掃描操作所的時(shí)間稱為掃描周期，其典型值通常為1一100nis，不同PLC廠家的產(chǎn)品則略有不同。掃描周期由內(nèi)部處理時(shí)間、輸A/ 輸出處理執(zhí)行時(shí)間、指令執(zhí)行時(shí)間等三部分組成。通常在一個(gè)掃描過(guò)程中，執(zhí)行指令的時(shí)間占了絕大部分，而執(zhí)行指令的時(shí)間與用戶程序的長(zhǎng)短有關(guān)。用戶 程 序 是根據(jù)控制要求由用戶編制，由許多條PLC指令所組成。不同的指令所對(duì)應(yīng)的程序步不同，以三菱FX2N系列的PLC為例，PLC對(duì)每一個(gè)程序步操作處理時(shí)間為:基本指令占0.741s/步，功能指令占幾百微米/步。完成一個(gè)控制任務(wù)可以有多種編制程序的方法，因此，選擇合理、巧妙的編程方法既可以大大提高程序運(yùn)行速度，又可以保證可靠性。 提高PLC程序運(yùn)行速度的幾種編程方法2.1 用數(shù)據(jù)傳送給位元件組合的方法來(lái)控制輸出在 PL C應(yīng) 用編程中，最后都會(huì)有一段輸出控制程序，一般都是用邏輯取及輸出指令來(lái)編寫(xiě)，如圖2所示。在圖2所示的程序中，邏輯取的程序步為1，輸出的程序步為2，執(zhí)行上述程序共需3個(gè)程序步。通常情況下，PLC要控制的輸出都不會(huì)是少量的，比如，有8個(gè)輸出，在條件滿足時(shí)要同時(shí)輸出。此時(shí)，執(zhí)行圖2所示的程序共需17個(gè)程序步。若我們通過(guò)位元件的組合并采用數(shù)據(jù)傳送的方法來(lái)完成圖2所示的程序，就會(huì)大大減少程序步驟。在三 菱 PLC中，只處理ON/OFF狀態(tài)的元件(如X,Y,M和S)，稱為位元件。但將位元件組合起來(lái)也可以處理數(shù)據(jù)。位元件組合由Kn加首元件號(hào)來(lái)表示。位元件每4bit為一組組合成單元。如K YO中的n是組數(shù)，當(dāng)n=1時(shí)，K,Yo 對(duì)應(yīng)的是Y3一Yo。當(dāng)n二2時(shí)，KZYo對(duì)應(yīng)的是Y7一Yo。通過(guò)位元件組合，就可以用處理數(shù)據(jù)的方式來(lái)處理位元件，圖2程序所示的功能可用圖3所示的傳送數(shù)據(jù)的方式來(lái)完成。
標(biāo)簽： PLC 程序 運(yùn)行速度 編程方法
上傳時(shí)間： 2013-11-11
上傳用戶：幾何公差
C8051F040/1/2/3/4/5/6/7混合信號(hào)ISP FLASH 微控制器數(shù) 據(jù) 手 冊(cè) C8051F04x 系列器件是完全集成的混合信號(hào)片上系統(tǒng)型MCU，具有64 個(gè)數(shù)字I/O 引腳（C8051F040/2/4/6）或32 個(gè)數(shù)字I/O 引腳（C8051F041/3/5/7），片內(nèi)集成了一個(gè)CAN2.0B 控制器。下面列出了一些主要特性；有關(guān)某一產(chǎn)品的具體特性參見(jiàn)表1.1。 高速、流水線結(jié)構(gòu)的8051 兼容的CIP-51 內(nèi)核（可達(dá)25MIPS） 控制器局域網(wǎng)（CAN2.0B）控制器，具有32 個(gè)消息對(duì)象，每個(gè)消息對(duì)象有其自己的標(biāo)識(shí) 全速、非侵入式的在系統(tǒng)調(diào)試接口（片內(nèi)） 真正12 位（C8051F040/1）或10 位（C8051F042/3/4/5/6/7）、100 ksps 的ADC，帶PGA 和8 通道模擬多路開(kāi)關(guān) 允許高電壓差分放大器輸入到12/10 位ADC（60V 峰-峰值），增益可編程 真正8 位500 ksps 的ADC，帶PGA 和8 通道模擬多路開(kāi)關(guān)（C8051F040/1/2/3） 兩個(gè)12 位DAC，具有可編程數(shù)據(jù)更新方式（C8051F040/1/2/3） 64KB（C8051F040/1/2/3/4/5）或32KB（C8051F046/7）可在系統(tǒng)編程的FLASH 存儲(chǔ)器 4352（4K+256）字節(jié)的片內(nèi)RAM 可尋址64KB 地址空間的外部數(shù)據(jù)存儲(chǔ)器接口 硬件實(shí)現(xiàn)的SPI、SMBus/ I2C 和兩個(gè)UART 串行接口 5 個(gè)通用的16 位定時(shí)器 具有6 個(gè)捕捉/比較模塊的可編程計(jì)數(shù)器/定時(shí)器陣列 片內(nèi)看門(mén)狗定時(shí)器、VDD 監(jiān)視器和溫度傳感器具有片內(nèi)VDD 監(jiān)視器、看門(mén)狗定時(shí)器和時(shí)鐘振蕩器的C8051F04x 系列器件是真正能獨(dú)立工作的片上系統(tǒng)。所有模擬和數(shù)字外設(shè)均可由用戶固件使能/禁止和配置。FLASH 存儲(chǔ)器還具有在系統(tǒng)重新編程能力，可用于非易失性數(shù)據(jù)存儲(chǔ)，并允許現(xiàn)場(chǎng)更新8051 固件。片內(nèi)JTAG 調(diào)試電路允許使用安裝在最終應(yīng)用系統(tǒng)上的產(chǎn)品MCU 進(jìn)行非侵入式（不占用片內(nèi)資源）、全速、在系統(tǒng)調(diào)試。該調(diào)試系統(tǒng)支持觀察和修改存儲(chǔ)器和寄存器，支持?jǐn)帱c(diǎn)、觀察點(diǎn)、單步及運(yùn)行和停機(jī)命令。在使用JTAG 調(diào)試時(shí)，所有的模擬和數(shù)字外設(shè)都可全功能運(yùn)行。每個(gè)MCU 都可在工業(yè)溫度范圍（-45℃到+85℃）工作，工作電壓為2.7 ~ 3.6V。端口I/O、/RST和JTAG 引腳都容許5V 的輸入信號(hào)電壓。C8051F040/2/4/6 為100 腳TQFP 封裝（見(jiàn)圖1.1 和圖1.3的框圖）。C8051F041/3/5/7 為64 腳TQFP 封裝（見(jiàn)圖1.2 和圖1.4 的框圖）。
上傳時(shí)間： 2013-10-24
上傳用戶：hwl453472107
陷波器是無(wú)限沖擊響應(yīng)(IIR)數(shù)字濾波器，該濾波器可以用以下常系數(shù)線性差分方程表示：ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中： x(n)和y(n)分別為輸人和輸出信號(hào)序列；和為濾波器系數(shù)。 iaib對(duì)式(1)兩邊進(jìn)行z變換，得到數(shù)字濾波器的傳遞函數(shù)為： ΠΠΣΣ===−=−−−==NiiMiiNiiiMiiipzzzzbzazH1100)()()( (2)式中：和分別為傳遞函數(shù)的零點(diǎn)和極點(diǎn)。 izip由傳遞函數(shù)的零點(diǎn)和極點(diǎn)可以大致繪出頻率響應(yīng)圖。在零點(diǎn)處，頻率響應(yīng)出現(xiàn)極小值；在極點(diǎn)處，頻率響應(yīng)出現(xiàn)極大值。因此可以根據(jù)所需頻率響應(yīng)配置零點(diǎn)和極點(diǎn)，然后反向設(shè)計(jì)帶陷數(shù)字濾波器。考慮一種特殊情況，若零點(diǎn)在第1象限單位圓上，極點(diǎn)在單位圓內(nèi)靠近零點(diǎn)的徑向上。為了防止濾波器系數(shù)出現(xiàn)復(fù)數(shù)，必須在z平面第4象限對(duì)稱位置配置相應(yīng)的共軛零點(diǎn)、共軛極點(diǎn)。 izip∗iz∗ip這樣零點(diǎn)、極點(diǎn)配置的濾波器稱為單一頻率陷波器，在頻率ωo處出現(xiàn)凹陷。而把極點(diǎn)設(shè)置在零的的徑向上距圓點(diǎn)的距離為l-μ處，陷波器的傳遞函數(shù)為： ))1()()1(())(()(2121zzzzzzzzzHμμ−−−−−−= (3)式(3)中μ越小，極點(diǎn)越靠近單位圓，則頻率響應(yīng)曲線凹陷越深，凹陷的寬度也越窄。當(dāng)需要消除窄帶干擾而不能對(duì)其他頻率有衰減時(shí)，陷波器是一種去除窄帶干擾的理想數(shù)字濾波器。當(dāng)要對(duì)幾個(gè)頻率同時(shí)進(jìn)行帶陷濾波時(shí)，可以按(2)式把幾個(gè)單獨(dú)頻率的帶陷濾波器(3)式串接在一起。一個(gè)例子：設(shè)有一個(gè)輸入，它
上傳時(shí)間： 2013-10-18
上傳用戶：uuuuuuu
摘 要 瞬態(tài)仿真領(lǐng)域的許多工作需要獲得可視化數(shù)據(jù), 仿真電路不能將輸出參數(shù)繪制成圖形時(shí)研究工作將受到很大影響. 而權(quán)威電路仿真軟件PSpice 在這個(gè)方面不盡如人意. 本文提出了一種有效的解決辦法: 通過(guò)MATLAB 編程搭建一個(gè)PSpice 與MATLAB 的數(shù)據(jù)接口,使PSpice輸出數(shù)據(jù)文件可以導(dǎo)入到MATLAB中繪制圖形. 這令我們能夠很方便地獲得數(shù)據(jù)的規(guī)律以有效地分析仿真結(jié)果, 這項(xiàng)技術(shù)對(duì)于教學(xué)和工程實(shí)踐都有比較實(shí)際的幫助.關(guān)鍵詞: 瞬態(tài)仿真 仿真程序 PSpice MATLAB 可視化數(shù)據(jù)The Data Transfer from Pspice to MATLABWu hao Ning yuanzhong Liang yingAbstract Many works in the area of transient simulation has shown how a emulator such asPSpice can be interfaced to an control analysis package such as MATLAB to get viewdata. Thepaper describes how such interfaces can be made using the MATLAB programming. The platformas a typical platform will solve the problem that PSpice software sometimes can not draw the datato a picture. It can make us find the rule from numerous data very expediently, so we can analyzethe outcome of the simulation. And it also can be used in the field of education.Keywords Transient Simulation Emulator PSpice MATLAB Viewdata1 引言科學(xué)研究和工程應(yīng)用常需要進(jìn)行電路仿真 PSpice可進(jìn)行直流 交流 瞬態(tài)等基本電路特性分析 也可進(jìn)行蒙托卡諾 MC 統(tǒng)計(jì)分析 最壞情況 Wcase 分析 優(yōu)化設(shè)計(jì)等復(fù)雜電路特性分析 它是國(guó)際上仿真電路的權(quán)威軟件 而MATLAB的主要特點(diǎn)有 高效方便的矩陣和數(shù)組運(yùn)算 編程效率高 結(jié)構(gòu)化面向?qū)ο?方便的繪圖功能 用戶使用方便 工具箱功能強(qiáng)大 兩者各有著重點(diǎn) 兩種軟件結(jié)合應(yīng)用 對(duì)研究工作有很重要的意義香港理工大學(xué)Y. S. LEE 等人首先將PSpice和MATLAB結(jié)合 開(kāi)發(fā)了電力電子電路優(yōu)化用的CAD 程序MATSPICE[6] 將兩者相結(jié)合的關(guān)鍵在于 如何用MATLAB 獲取PSpice的仿真數(shù)據(jù) 對(duì)此參考文獻(xiàn) 6 里沒(méi)有詳細(xì)敘述 本文著重說(shuō)明用MATLAB 讀取PSpice仿真數(shù)據(jù)的具體方法本論文利用MATLAB對(duì)PSpice仿真出的數(shù)據(jù)處理繪制出后者無(wú)法得到或是效果不好的仿真圖形 下面就兩者結(jié)合使用的例子 進(jìn)行具體說(shuō)明
標(biāo)簽： MATLAB PSpice 數(shù)據(jù) 接口技術(shù)
上傳時(shí)間： 2013-10-20
上傳用戶：wuchunzhong
load initial_track s; % y:initial data,s:data with noiseT=0.1; % yp denotes the sample value of position% yv denotes the sample value of velocity% Y=[yp(n);yv(n)];% error deviation caused by the random acceleration % known dataY=zeros(2,200);Y0=[0;1];Y(:,1)=Y0;A=[1 T 0 1]; B=[1/2*(T)^2 T]';H=[1 0]; C0=[0 0 0 1];C=[C0 zeros(2,2*199)];Q=(0.25)^2; R=(0.25)^2;
上傳時(shí)間： 2014-12-28
上傳用戶：asaqq
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時(shí)間： 2013-11-13
上傳用戶：瓦力瓦力hong
前的GPS導(dǎo)航應(yīng)用很成熟，精度也比較高，但在地下停車(chē)場(chǎng)等室內(nèi)地方，GPS信號(hào)非常微弱，無(wú)法對(duì)車(chē)進(jìn)行導(dǎo)航，同時(shí)當(dāng)前的地下停車(chē)場(chǎng)沒(méi)有很好地智能化。為避免車(chē)主盲目尋找車(chē)位，方便車(chē)主在盡可能短的時(shí)間內(nèi)尋找到車(chē)位，設(shè)計(jì)并制作基于nanoPAN5375的語(yǔ)音導(dǎo)航系統(tǒng)。系統(tǒng)由4個(gè)nanoPAN5375模塊、2個(gè)CC1101模塊、超聲波模塊與isd1700模塊構(gòu)成。以STM32F103微控制器為核心芯片，使用nanoPAN5375模塊進(jìn)行無(wú)線定位，CC1101模塊傳輸超聲波模塊采集到的車(chē)位信息，語(yǔ)音模塊isd1700進(jìn)行語(yǔ)音導(dǎo)航，軟件采用三邊質(zhì)心算法和卡爾曼濾波算法。實(shí)驗(yàn)表明，在邊長(zhǎng)為6米的等邊三角形內(nèi)，x坐標(biāo)的平均誤差為0.42米，y坐標(biāo)的平均誤差為0.42米；系統(tǒng)在邊長(zhǎng)為12米的等邊三角形內(nèi)實(shí)現(xiàn)過(guò)較為精確的語(yǔ)音導(dǎo)航。
標(biāo)簽： nanoPAN 5375 停車(chē)場(chǎng) 語(yǔ)音導(dǎo)航
上傳時(shí)間： 2013-11-24
上傳用戶：zhang97080564
系統(tǒng)是以TI公司的低功耗微控制器MSP430F149為核心，基于CCD傳感器OV7670對(duì)點(diǎn)光源所在平面進(jìn)行采樣，利用微控制器將圖像信息存儲(chǔ)并進(jìn)行簡(jiǎn)單的圖像處理，顯示在液晶上，再通過(guò)無(wú)線傳輸系統(tǒng)將信息反饋到追蹤臺(tái)上，步進(jìn)電機(jī)在細(xì)分器的驅(qū)動(dòng)下自動(dòng)控制追蹤臺(tái)進(jìn)行X/Y方向移動(dòng)，以達(dá)到動(dòng)態(tài)追蹤點(diǎn)光源的目的。經(jīng)過(guò)實(shí)際的測(cè)試和分析，CCD傳感器采集信息準(zhǔn)確，伺服控制系統(tǒng)運(yùn)動(dòng)精準(zhǔn)，最終證實(shí)了系統(tǒng)的有效性和可行性。
標(biāo)簽： CCD 傳感器 點(diǎn)光源 動(dòng)態(tài)跟蹤
上傳時(shí)間： 2014-12-29
上傳用戶：aeiouetla
ADXL345的詳細(xì)介紹資料 本模塊使用說(shuō)明書(shū)。 本壓縮文件能夠利用角度傳感器對(duì)x，y，z三方的加速度值，角度值進(jìn)行測(cè)量，并集成了1602對(duì)其進(jìn)行顯示。 為了便于使用，我們分別將模塊單獨(dú)化，如果您有使用的意向，可以單獨(dú)摘出 angle.c 引入到您自己新建的工程中。 關(guān)于angle.c文件的內(nèi)部函數(shù)使用說(shuō)明。 首先為了便于使用和方便引用我們對(duì)內(nèi)部函數(shù)進(jìn)行了高度集成化，您在引入angle.c后直接在您的主程序中調(diào)用 dis_data();函數(shù)，可完成ADXL345芯片的測(cè)量數(shù)據(jù)， 測(cè)量數(shù)據(jù)說(shuō)明： char as_Xjiasu[6],as_Yjiasu[6],as_Zjiasu[6]; //定義3軸靜態(tài)重力加速度值的ASCII碼值 unsigned char as_Xangel[4],as_Yangel[4],as_Zangel[4]; //定義3軸角度值的ASCII碼值 as_Xjiasu[x]數(shù)組里邊我們?yōu)榱四氖褂弥苯訉?加速度值轉(zhuǎn)換成了 能夠直接顯示到 1602上的ASCII碼值，同理as_Xangel 真實(shí)數(shù)據(jù)存放說(shuō)明。 float jiasu_xyz[3]; angel_xyz[3]; //存放X,Y,Z 軸的靜態(tài)重力加速度，角度值 存放了 加速度和角度的真實(shí)值（未經(jīng)轉(zhuǎn)換成ASCII碼的數(shù)據(jù)）--本數(shù)據(jù)可以用于其他用途，直接參與MCU內(nèi)部運(yùn)算等。
標(biāo)簽： ADXL 345 快速入門(mén) 范例
上傳時(shí)間： 2013-11-17
上傳用戶：wpwpwlxwlx
設(shè)計(jì)了一種新型結(jié)構(gòu)的體硅工藝梳齒電容式加速度計(jì),該設(shè)計(jì)采用2個(gè)檢測(cè)質(zhì)量塊,分別檢測(cè)水平方向和垂直方向的加速度。x,y水平方向不對(duì)稱梳齒的設(shè)計(jì),消除了z軸對(duì)水平軸向加速度的干擾,同時(shí)z軸支撐梁的設(shè)計(jì),解決了水平軸向?qū)軸的干擾。
標(biāo)簽： 電容式 加速度計(jì) 設(shè)計(jì)分析
上傳時(shí)間： 2013-10-13
上傳用戶：1142895891
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
