USB控制器VHDL程（usb_xilinx_vhdl）,用XILINX公司的FPGA實(shí)現(xiàn)
標(biāo)簽： usb_xilinx_vhdl XILINX FPGA VHDL
上傳時(shí)間： 2013-12-19
上傳用戶(hù)：cainaifa
XilinxJTAG.rar xilinx CPLD,FPGA的JTAG口使用說(shuō)明.
標(biāo)簽： XilinxJTAG xilinx CPLD FPGA
上傳時(shí)間： 2014-01-20
上傳用戶(hù)：lindor
使用xilinx公司的FPGA實(shí)現(xiàn)了七段碼的定時(shí)器時(shí)鐘程序
標(biāo)簽： xilinx FPGA 七段碼 定時(shí)器
上傳時(shí)間： 2015-05-26
上傳用戶(hù)：xjz632
關(guān)于LDPC編碼的MATLAB實(shí)現(xiàn)仿鎮(zhèn),求關(guān)于LDPC碼的FPGA實(shí)現(xiàn)
標(biāo)簽： LDPC MATLAB FPGA 編碼
上傳時(shí)間： 2013-12-31
上傳用戶(hù)：13215175592
該程序是在xilinx的FPGA上實(shí)現(xiàn)DDR_SDRAM接口，程序是用verylog語(yǔ)言寫(xiě)的
標(biāo)簽： DDR_SDRAM xilinx FPGA 程序
上傳時(shí)間： 2015-06-10
上傳用戶(hù)：爺?shù)臍赓|(zhì)
Xilinx公司的FPGA下載電路連接原理圖，對(duì)初學(xué)EDA者應(yīng)該有所幫助。
標(biāo)簽： Xilinx FPGA 電路連接
上傳時(shí)間： 2015-07-04
上傳用戶(hù)：zhaiye
這是用pci-wishbone核和16450串口核在xilinx的fpga上實(shí)現(xiàn)的串口程序，用verilog實(shí)現(xiàn)，ise7.1，不知道這里可不可以上傳硬件的程序~
標(biāo)簽： pci-wishbone xilinx 16450 fpga
上傳時(shí)間： 2015-09-19
上傳用戶(hù)：風(fēng)之驕子
關(guān)于matlab/simulink 在fpga中的應(yīng)用說(shuō)明論文，對(duì)這方面需要的人可以下載研究。這篇文章很多人網(wǎng)上求，但沒(méi)有下載。所以提供在此。
標(biāo)簽： simulink matlab fpga 中的應(yīng)用
上傳用戶(hù)：ggwz258
XILINX的FPGA實(shí)現(xiàn)的雙口ram源碼，可作為dsp\SDRAM和pci橋接作用，可直接使用，實(shí)際工程通過(guò)。
標(biāo)簽： XILINX FPGA ram 雙口
上傳時(shí)間： 2013-12-29
上傳用戶(hù)：Avoid98
基于XILINX的XC3系列FPGA的VGA控制器的VHDL源程序。
標(biāo)簽： XILINX FPGA VHDL XC3
上傳時(shí)間： 2014-01-14
上傳用戶(hù)：eclipse
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
