數(shù)字信息在有噪聲的信道中傳輸時(shí)，受到噪聲的影響，誤碼總是不可避免的。根據(jù)香農(nóng)信息理論，只要使Es/N0足夠大，就可以達(dá)到任意小的誤碼率。采用差錯(cuò)控制編碼，即信道編碼技術(shù)，可以在一定的Es/N0條件下有效地降低誤碼率。按照對(duì)信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類(lèi)。卷積碼的k0和n0較小，實(shí)現(xiàn)最佳譯碼與準(zhǔn)最佳譯碼更加容易。卷積碼運(yùn)用廣泛，被ITU選入第三代移動(dòng)通信系統(tǒng)，作為包括WCDMA，CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標(biāo)準(zhǔn)方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu)，對(duì)CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進(jìn)行了分析，并基于MATLAB平臺(tái)做了相應(yīng)的譯碼性能仿真。我們?cè)O(shè)計(jì)了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計(jì)上具有以下創(chuàng)新之處：(1)采用通用碼表結(jié)構(gòu)，支持可變碼率；幀控制模塊和頻率控制器模塊的設(shè)計(jì)中采用計(jì)數(shù)器、定時(shí)器等器件實(shí)現(xiàn)了可變幀長(zhǎng)、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線(xiàn)結(jié)構(gòu)思想，利用四個(gè)ACS模塊并行運(yùn)行，加快數(shù)據(jù)處理速度；在A(yíng)CS模塊中，將路徑度量值存貯器的存儲(chǔ)結(jié)構(gòu)進(jìn)行優(yōu)化，防止數(shù)據(jù)讀寫(xiě)的阻塞，縮短存儲(chǔ)器讀寫(xiě)時(shí)間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長(zhǎng)度的溢出，提出了保護(hù)處理策略。我們還將設(shè)計(jì)結(jié)果在A(yíng)PEXEP20K30E芯片上進(jìn)行了硬件實(shí)現(xiàn)。該譯碼器芯片具有可變的碼率和幀長(zhǎng)處理能力，可以運(yùn)行于40MHZ系統(tǒng)時(shí)鐘下，內(nèi)部最高譯碼速度可達(dá)625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強(qiáng)的通用性和高速性，可以方便地應(yīng)用于CDMA2000移動(dòng)通信系統(tǒng)。
上傳時(shí)間： 2013-06-24
上傳用戶(hù)：lingduhanya
隨著微電子技術(shù)和電力電子技術(shù)的飛速發(fā)展，運(yùn)動(dòng)控制系統(tǒng)正朝著通用化、智能化、微型化的方向發(fā)展。目前，以數(shù)字信號(hào)處理器（DSP）和現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）為核心的運(yùn)動(dòng)控制卡已成為運(yùn)動(dòng)控制器的發(fā)展主流。它可方便地以插卡形式嵌入PC機(jī)，將PC機(jī)強(qiáng)大的信息處理能力和開(kāi)放式特點(diǎn)與運(yùn)動(dòng)控制卡的運(yùn)動(dòng)控制能力相結(jié)合，具有信息處理能力強(qiáng)、開(kāi)放程度高、運(yùn)動(dòng)控制方便、通用性好的特點(diǎn)。因此，本文通過(guò)對(duì)運(yùn)動(dòng)控制技術(shù)的深入研究，開(kāi)發(fā)了一款以DSP和FPGA為主控單元、基于PCI總線(xiàn)的運(yùn)動(dòng)控制卡。 首先，設(shè)計(jì)了運(yùn)動(dòng)控制卡硬件電路，對(duì)控制卡的DSP和FPGA外圍電路、PCI總線(xiàn)接口電路、模擬量輸出電路、編碼器信號(hào)采集電路、通用I/O接口電路等實(shí)現(xiàn)方法進(jìn)行了詳細(xì)討論。 為提高控制卡的硬件集成度和可靠性，通過(guò)對(duì)FPGA的編程設(shè)計(jì)，在FPGA中實(shí)現(xiàn)了PCI總線(xiàn)目標(biāo)設(shè)備接口控制器、雙端口RAM、DDA精插補(bǔ)電路、DAC接口電路、編碼器信號(hào)處理電路和數(shù)字I/O信號(hào)處理電路。 基于改進(jìn)的數(shù)字PID控制器和前饋控制，設(shè)計(jì)開(kāi)發(fā)了運(yùn)動(dòng)控制卡的位置閉環(huán)伺服控制器，并整定了控制器參數(shù)，獲得良好的伺服控制特性。 最后，采用WinDriver開(kāi)發(fā)了控制卡的驅(qū)動(dòng)程序，并詳細(xì)介紹了驅(qū)動(dòng)程序的開(kāi)發(fā)流程。
標(biāo)簽： FPGA DSP 運(yùn)動(dòng)控制卡
上傳時(shí)間： 2013-08-01
上傳用戶(hù)：00.00
用c#編寫(xiě)的 音樂(lè)播放器播放源碼 能實(shí)現(xiàn)基本本地音樂(lè)的播放功能-Written with c# music player, the local source to achieve basic music playback
上傳時(shí)間： 2013-07-22
上傳用戶(hù)：6546544
AD/DA轉(zhuǎn)化器，電子硬件工程師必備。比較基礎(chǔ)的入門(mén)知識(shí)，一起分享一下。
標(biāo)簽： AD DA 轉(zhuǎn)化器
上傳時(shí)間： 2013-07-09
上傳用戶(hù)：科學(xué)怪人
該文主要介紹基于DSP(TMS320LF2407A)和CPLD(MAX3128A)伺服運(yùn)動(dòng)控制平臺(tái)的設(shè)計(jì).文中在討論了永磁同步電機(jī)的控制策略的基礎(chǔ)上提出了針對(duì)表面式永磁同步伺服電機(jī)的i=0的矢量控制,介紹了通過(guò)光電碼盤(pán)確定永磁同步電機(jī)轉(zhuǎn)子磁極位置的方法,以及SVPWM的原理和特性及其數(shù)字實(shí)現(xiàn)方法.詳細(xì)闡述由TMS320LF2407A和MAX3128A構(gòu)建的傳動(dòng)控制系統(tǒng)平臺(tái).以上述平臺(tái)為基礎(chǔ),設(shè)計(jì)了一個(gè)基于矢量控制的三環(huán)永磁同步伺服系統(tǒng),為解決典Ⅱ系統(tǒng)超調(diào)和抗擾性的矛盾,將IP調(diào)節(jié)器引入系統(tǒng).通過(guò)試驗(yàn)證明IP調(diào)節(jié)器在不影響系統(tǒng)抗擾性和穩(wěn)態(tài)精度的前提下,大大降低了電流的超調(diào).工程實(shí)踐證明了設(shè)計(jì)的正確性.為了滿(mǎn)足用戶(hù)對(duì)系統(tǒng)方便操作和監(jiān)視的要求,實(shí)現(xiàn)參數(shù)在線(xiàn)修改以及故障綜合,并滿(mǎn)足一定可視性,提出并設(shè)計(jì)了基于RS232的串行通訊程序,包括兩部分:PC機(jī)的監(jiān)控系統(tǒng)和數(shù)字操作器.文中詳細(xì)分析了設(shè)計(jì)數(shù)字操作器的硬件模塊及框圖和軟件流程,實(shí)際應(yīng)用表明數(shù)字操作器方便了用戶(hù)對(duì)系統(tǒng)的操縱和監(jiān)視,已在實(shí)際工程中得到應(yīng)用.
標(biāo)簽： FPGA DSP 開(kāi)放式 運(yùn)動(dòng)控制平臺(tái)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：ainimao
本文以某型號(hào)接收機(jī)的應(yīng)用為背景，主要論述了如何實(shí)現(xiàn)基于FPGA的參數(shù)化的Viterbi譯碼器的知識(shí)產(chǎn)權(quán)(IP)核。文中詳細(xì)論述了譯碼器的內(nèi)部結(jié)構(gòu)、VerilogHDL(硬件描述語(yǔ)言)實(shí)現(xiàn)、仿真測(cè)試等。這些可變的參數(shù)包括：碼型、ACS(加比選)單元的數(shù)目、軟判決比特?cái)?shù)、回溯深度等。用戶(hù)可以根據(jù)自己的需要設(shè)置不同的參數(shù)由開(kāi)發(fā)工具生成不同的譯碼器用于不同的系統(tǒng)。 本文的創(chuàng)新之處在于,針對(duì)FPGA的內(nèi)部結(jié)構(gòu)提出了一種新的累加度量RAM的組織形式，大大節(jié)省了嵌入式RAM塊；提出了一種新的累加度量值的歸一化辦法；此外還給出了用Matlab建模得到軟判決信息輔助仿真工具進(jìn)行電路仿真的方法，大大提高了仿真的速度。 所設(shè)計(jì)的(2，1，7)連續(xù)型5比特軟判決譯碼器已經(jīng)應(yīng)用于某型號(hào)接收機(jī)，經(jīng)受了實(shí)際應(yīng)用的考驗(yàn)產(chǎn)生了巨大的經(jīng)濟(jì)效益。
標(biāo)簽： Viterbi FPGA 參數(shù) 譯碼器
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：waizhang
超聲波霧化器:將水通過(guò)高頻震蕩產(chǎn)生微小的粒子達(dá)到霧化效果
標(biāo)簽： 超聲波霧化器
上傳時(shí)間： 2013-08-05
上傳用戶(hù)：dongqiangqiang
近年來(lái)，隨著嵌入式系統(tǒng)的快速發(fā)展，越來(lái)越多的嵌入式設(shè)備被用于工業(yè)控制、智能家居等領(lǐng)域。同時(shí)伴隨著網(wǎng)絡(luò)技術(shù)的發(fā)展，嵌入式設(shè)備通過(guò)網(wǎng)絡(luò)接入局域網(wǎng)或者Internet已經(jīng)逐步成為發(fā)展的趨勢(shì)。通過(guò)在嵌入式設(shè)備中內(nèi)置Web服務(wù)器，用戶(hù)可以在任何一臺(tái)聯(lián)網(wǎng)的計(jì)算機(jī)上通過(guò)瀏覽器來(lái)獲取設(shè)備的信息，用戶(hù)還可以通過(guò)網(wǎng)絡(luò)對(duì)設(shè)備進(jìn)行配置和管理。因此研究和開(kāi)發(fā)嵌入式Web服務(wù)器具有重要的實(shí)際意義和應(yīng)用價(jià)值。 本文在S3C44BOX開(kāi)發(fā)板上使用μClinux操作系統(tǒng)作為開(kāi)發(fā)平臺(tái)，開(kāi)發(fā)并實(shí)現(xiàn)了嵌入式Web服務(wù)器。文中提出了2種實(shí)現(xiàn)方案，一種是基于boa的嵌入式Web服務(wù)器，所做的主要工作是boa在gClinux中的移植和CGI的編寫(xiě)，在此基礎(chǔ)上實(shí)現(xiàn)了動(dòng)、靜態(tài)頁(yè)面的生成和簡(jiǎn)單的控制功能。另一種方案是基于HTTP協(xié)議和socket編程所開(kāi)發(fā)的嵌入式Web服務(wù)器，在此方案中實(shí)現(xiàn)了HTTP協(xié)議的GET和POST請(qǐng)求方式，能夠生成簡(jiǎn)單的動(dòng)態(tài)頁(yè)面，實(shí)現(xiàn)了歷史數(shù)據(jù)的保存功能，還能夠根據(jù)用戶(hù)在瀏覽器端的請(qǐng)求進(jìn)行相應(yīng)的控制和管理。 論文首先對(duì)嵌入式Web服務(wù)器的體系結(jié)構(gòu)進(jìn)行了分析，然后介紹了S3C44BOX硬件開(kāi)發(fā)平臺(tái)，并分析了bootloader的基本原理和實(shí)現(xiàn)過(guò)程。隨后對(duì)μClinux操作系統(tǒng)的特點(diǎn)和網(wǎng)卡驅(qū)動(dòng)程序進(jìn)行了分析，并著重介紹了μClinux的移植過(guò)程。在第五章，論文詳細(xì)分析了TCP/IP和HTTP的原理和工作機(jī)制，并介紹了Web服務(wù)器中CGI的工作原理，最后分析了boa服務(wù)器的移植和CGI程序的編寫(xiě)以及Web服務(wù)器的測(cè)試等。在第六章，在HTTP協(xié)議分析和網(wǎng)絡(luò)編程的基礎(chǔ)上，提出了嵌入式Web服務(wù)器的設(shè)計(jì)思想、程序流程圖，重點(diǎn)分析了Web服務(wù)器主程序流程、動(dòng)態(tài)頁(yè)面的生成、歷史數(shù)據(jù)查詢(xún)的實(shí)現(xiàn)等，也分析了Web服務(wù)器中各種控制功能的實(shí)現(xiàn)流程，最后給出了Web服務(wù)器的測(cè)試結(jié)果。
上傳時(shí)間： 2013-05-17
上傳用戶(hù)：ice_qi
本文研制的數(shù)據(jù)采集器，用于采集導(dǎo)彈過(guò)載模擬試車(chē)臺(tái)的各種參數(shù),來(lái)評(píng)價(jià)導(dǎo)彈在飛行過(guò)程中的性能，由于試車(chē)臺(tái)是高速旋轉(zhuǎn)體，其工作環(huán)境惡劣，受電磁干擾大，而且設(shè)備要求高，如果遇到設(shè)備故障或設(shè)備事故，其損失相當(dāng)巨大，保證設(shè)備的安全性和可靠性較為困難。 本文在分析數(shù)字通信技術(shù)的基礎(chǔ)上，選用了基于現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)采用脈沖編碼調(diào)制(PCM)通信實(shí)現(xiàn)多路數(shù)據(jù)采集器的設(shè)計(jì)，其優(yōu)點(diǎn)是FPGA技術(shù)在數(shù)據(jù)采集器中可以進(jìn)行模塊化設(shè)計(jì)，增加了系統(tǒng)的抗干擾性、靈活性和適應(yīng)性，并且可以將整個(gè)PCM通信系統(tǒng)設(shè)計(jì)成可編程序系統(tǒng)，用戶(hù)只要稍加變更程序，則系統(tǒng)的被測(cè)路數(shù)、幀結(jié)構(gòu)、碼速率、標(biāo)度等均可改變以適應(yīng)任何場(chǎng)合。并且采用合理的糾錯(cuò)和加密編碼能夠?qū)崿F(xiàn)數(shù)據(jù)在傳輸工程中的完整性和安全性。 通過(guò)對(duì)PCM通信的特點(diǎn)研究，研制了一套集采集與傳輸?shù)南到y(tǒng)。文章給出了各個(gè)模塊的具體建模與設(shè)計(jì)，系統(tǒng)采用的是FPGA技術(shù)來(lái)實(shí)現(xiàn)數(shù)據(jù)采集和信號(hào)處理，采用VHDL實(shí)現(xiàn)了數(shù)字復(fù)接器和分接器、編解碼器、調(diào)制與解調(diào)模塊的建模與設(shè)計(jì)。采用基于NiosII實(shí)現(xiàn)串口通訊，構(gòu)建了實(shí)時(shí)性和準(zhǔn)確性通信網(wǎng)絡(luò)，實(shí)現(xiàn)了數(shù)據(jù)的采集。 測(cè)試數(shù)據(jù)和數(shù)據(jù)采集的實(shí)驗(yàn)結(jié)果證明，采用FPGA技術(shù)實(shí)現(xiàn)PCM信號(hào)的編碼、傳輸、解碼，能夠有較強(qiáng)的抗干擾性、抗噪聲性能好、差錯(cuò)可控、易加密、易與現(xiàn)代技術(shù)結(jié)合，并且誤碼率較低，要遠(yuǎn)遠(yuǎn)優(yōu)于傳統(tǒng)的方法。
標(biāo)簽： FPGA PCM 通信實(shí)現(xiàn) 多路
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：com1com2
電臺(tái)廣播在我們的社會(huì)生活中占有重要的地位。隨著我國(guó)廣播事業(yè)的發(fā)展，對(duì)我國(guó)廣播業(yè)開(kāi)發(fā)技術(shù)、信號(hào)的傳輸質(zhì)量和速度提出了更高更新的要求，促使廣播科研人員不斷更新現(xiàn)有技術(shù)，以滿(mǎn)足人民群眾日益增長(zhǎng)的需求。 本論文主要分析了現(xiàn)行廣播發(fā)射臺(tái)的數(shù)字廣播激勵(lì)器輸入接口的不足之處，根據(jù)歐洲ETS300799標(biāo)準(zhǔn)，實(shí)現(xiàn)了一種激勵(lì)器輸入接口的解決方案，這種方案將復(fù)接器送來(lái)的ETI(NA,G704)格式的碼流轉(zhuǎn)換成符合ETS300799標(biāo)準(zhǔn)ETI(NI)的標(biāo)準(zhǔn)碼流，并送往后面的信道編碼器。ETI(NA,G704)格式與現(xiàn)行的ETI(NI,G703)格式相比，主要加入了交織和RS糾錯(cuò)編碼，使得信號(hào)抗干擾能力大大加強(qiáng)，提高了節(jié)目從演播室到發(fā)射臺(tái)的傳輸質(zhì)量，特別是實(shí)時(shí)直播節(jié)目要求信號(hào)質(zhì)量比較好時(shí)具有更大的作用。 本論文利用校驗(yàn)位為奇數(shù)個(gè)的RS碼，對(duì)可檢不可糾的錯(cuò)誤發(fā)出報(bào)警信號(hào)，通過(guò)其它方法替代原有信號(hào)，對(duì)音質(zhì)影響不大，節(jié)省了糾正這個(gè)錯(cuò)誤的資源和開(kāi)發(fā)成本。 同時(shí)，我們采用FPGA硬件開(kāi)發(fā)平臺(tái)和VHDL硬件描述語(yǔ)言編寫(xiě)代碼實(shí)現(xiàn)硬件功能，而不采用專(zhuān)用芯片實(shí)現(xiàn)功能，使得修改電路和升級(jí)變得異常方便，大大提高了開(kāi)發(fā)產(chǎn)品的效率，降低了成本。 經(jīng)過(guò)軟件仿真和硬件驗(yàn)證，本系統(tǒng)已經(jīng)基本實(shí)現(xiàn)了預(yù)想的功能，擴(kuò)展性較好，硬件資源開(kāi)銷(xiāo)較小，具有實(shí)用價(jià)值。
上傳時(shí)間： 2013-07-15
上傳用戶(hù)：afeiafei309
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
