<pre id="42keo"></pre> 軟件無線電技術自20世紀90年代提出以后，在許多通信系統中得到了廣泛應用。本文研究了一種軟件無線電數字通信系統方案的設計，并著重研究了其中中頻處理單元的設計和實現。針對實際應用，本文提出了一個基于FPGA和DSP的軟件無線電中頻/基帶數字化處理系統的設計方案。該系統的特點是所有的中頻信號處理算法全部由軟件實現，它主要包括高速A/D、超大規模FPGA芯片、高速DSP芯片和外部存儲器等，其中超大規模FPGA芯片和高速的DSP芯片是系統的核心。DSP芯片采用的是TI公司的C6416，FPGA芯片采用的是Xilinx公司的XC2V2000FG676，既兼顧速度和靈活性，又具有較強的通用性。 本文根據“基于FPGA的中頻數字化處理平臺的建立及若干關鍵算法的實現”研究課題，主要完成了軟件無線電通信系統中頻數字化若干關鍵算法實現的任務，具體包括通用數字中頻板的設計、中頻板上FPGA和DSP、D/A的接口設計、各種數字通信關鍵技術（數字上/下變頻、調制解調、信道編譯碼、交織解交織等）的FPGA實現。本文研究的系統分別在Matlab、ISE、Modelsim、Visual DSP++、ChipScope Pro等軟件中進行了仿真和驗證，并已交付使用。結果表明，本文提出的方案正確可行，達到了預定要求。本文的工作對其它軟件無線電系統的實現也具有較大的參考價值。
上傳時間： 2013-04-24
上傳用戶：thinode
在船舶交管系統中，雷達信息處理是最重要的組成部分。視頻回波處理中的雜波處理要求實時性很高，大約要在一個距離單元的時間(0.05-0.1us)內完成。雜波處理如恒虛警處理本身比較復雜，這類處理過程又要求快速，圖像顯示系統要求及時的把接收到的雷達方位數據從極坐標轉換成直角坐標。在軟件上實現這些算法雖然精度可以達到，但是實時性問題不能滿足。因此這類問題多采用高速專用數字設備來實現。FPGA在數字信號處理領域有非常廣闊的應用前景，以其優良的性能在數字信號處理中發揮了重大的作用。CORDIC算法可以在硬件上以很高的精度實現一些函數和運算。針對以上幾點，本文提出了利用CORDIC算法，基于FPGA來實現雷達信號處理和圖像顯示的算法研究，用硬件來實現正弦、余弦、正切、乘法、除法、指數和對數等基本函數和運算，把他們設計成為可重用的IP core，這樣可以滿足實時性和精度的問題。從而在將來的算法研究中方便的調用，這樣在算法研究中可以節約大量的時間，在一定程度上降低研究的難度。 圍繞雷達信號處理和圖像顯示，本次課題設計主要做了如下工作： 1．對CORDIC算法進行分析和研究，以及它在雷達信號處理和圖像顯示中的影響。 2．成功用硬件描述語言在Xilinx公司軟件ISE的環境下編寫代碼，在Synplify和Modelsim上做了綜合和仿真。 3．對實驗結果進行精度和速度分析。 4．對雷達信號處理和圖像顯示的相關算法進行分析和研究。 5．從實例分析IP core的特點，對算法研究的影響和IP core在雷達信號處理和圖像顯示中的應用。 最終在實踐環節，成功利用CORDIC算法，在FPGA上實現可重用的IP core，這些IP core能夠以很高的精度實現一些基本函數和運算，在雷達信號處理與圖像顯示中起到很大的作用。
上傳時間： 2013-07-16
上傳用戶：steele
研制發射微小衛星，是我國利用空間技術服務經濟建設、造福人類的重要途徑。現代微小衛星在短短20年里能取得長足的發展，主要取決于微小衛星自身的一系列特點：重量輕，體積小，成本低，性能高，安全可靠，發射方便、快捷靈活等。在衛星通信系統中，由于傳輸信道的多徑和各種噪聲的影響，信號在接收端會引起差錯，通過信道編碼環節，可對這些不可避免的差錯進行檢測和糾正。 在微小衛星通信鏈路中，信道編碼器的任務是差錯控制。本文采用符合空間數據系統咨詢委員會CCSDS標準的鏈接碼進行信道編碼，即內碼為（2，1，6）的卷積碼，外碼為（255，223）的RS碼，中間進行交織操作。其中，里德-索羅蒙碼(簡稱RS碼)是一種重要的非二進制BCH碼，是分組碼中糾錯能力最強的糾錯碼，一次可以糾正多個突發錯誤，廣泛地用于空間通信中。 本文針對南京航空航天大學自行研制的微小衛星通信分系統的技術要求，在用SystemView和C語言仿真的基礎上，用硬件描述語言Verilog設計了RS（255，223）編碼器和譯碼器，使用Modelsim軟件進行了功能仿真，并通過Xilinx公司的軟件ISE對設計進行綜合、布局布線，最后生成可下載的比特流文件下載到Xilinx公司的型號為XC3S2000的FPGA芯片中，完成了電路的設計并實現了編碼譯碼的功能，表明本文設計的信道編解碼器的正確性和實用性，滿足了微小衛星通信分系統的技術要求。
上傳時間： 2013-08-01
上傳用戶：lili123
本論文來自于863項目基于光互連自組織內存服務體系(簡稱MemoryBox)。本文主要研究Memory Box系統中基于可重配置計算架構，軟硬件攜同設計方法，在XILINX VIRTEX 2 Pro FPGA上設計實現嵌入式系統。由于嵌入式系統是Memory Box工作的平臺，所以硬件應具有良好的擴展性、靈活性，軟件應具有優良的穩定性。在硬件平臺選型時，我們選擇的是基于高性能Xilinx VIRTEX2 Pro的自制開發板。嵌入式系統軟硬件開發平臺選用的是Xilinx EDK、ISE。內核移植所用的交叉開發工具鏈為powerpc-405-linux-gnu。該交叉開發工具鏈工作在Red Hat Enterprise LINUX．AS 4平臺下。 本論文主要包括三部分工作：首先是硬件設計，其核心是EDK和ISE設計的SOPC工程；然后是嵌入式LINUX內核移植與調試；最后完成存儲管理軟件的設計。完全用硬件實現系統要求的各種存儲管理功能極其困難。而通過移植內核，存儲管理軟件以運行在Linux內核上的應用軟件的形式實現了其功能。存儲管理軟件要解決共享沖突，負載均衡，遠程內存與本地內存的地址一致性以及對海量內存陣列的重新編址等問題，設計出較完善的Memory Box的存儲管理模型。
上傳時間： 2013-06-11
上傳用戶：tyler
隨著信號處理技術的進步和電子技術的發展，雷達信號偵察接收機逐漸從模擬體制向數字體制轉變。軟件無線電概念的提出，促使雷達偵察接收機朝大帶寬、全截獲方向發展，現有的串行信號處理體制已經很難滿足系統要求。FPGA器件的出現，為實現寬帶雷達信號偵察數字接收機提供了硬件支持。 本文結合FPGA芯片特點，在前人研究基礎上，從算法和硬件實現兩方面，對雷達信號偵察數字接收機若干關鍵技術進行了研究和創新，主要研究內容包括以下幾個方面。 1)給出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的兩種FPGA設計聯合仿真技術。這種聯合仿真技術，大大提高了基于FPGA的雷達信號偵察數字接收機的設計效率。 2)給出了一種基于FFT/IFFT的寬帶數字正交變換算法，并將該算法在FPGA中進行了硬件實現，設計可對600MHz帶寬內的輸入信號進行實時正交變換。 3)提出了一種全并行結構FFT的FPGA實現方案，并將其在FPGA芯片中進行了硬件實現，設計能夠在一個時鐘周期內完成32點并行FFT運算，滿足了數字信道化接收機對數據處理速度的要求。 4)提出了一種自相關信號檢測FPGA實現方案，通過改變FIFO長度改變自相關運算點數，實現了弱信號檢測。提出通過二次門限處理來消除檢測脈沖中的毛刺和凹陷，降低了虛警概率，提高了檢測結果的可靠性。 5)在單通道自相關信號檢測算法基礎上，提出采用三路并行檢測，每路采用不同的相關點數和檢測門限，再綜合考慮三路檢測結果，得到最終檢測結果。給出了算法FPGA實現過程，并對設計進行了聯合時序仿真，提高了檢測性能。 6)給出了一種利用FFT變換后的兩根最大譜線進行插值的快速高精度頻率估計方法，并將該算法在FPGA硬件中進行了實現。通過利用FFT運算后的實/虛部最大值進行插值，降低了硬件資源消耗、縮短了運算延遲。 7)結合4)、5)、6)中的研究成果，完成了對雷達脈沖信號到達時間、終止時間、脈沖寬度和脈沖頻率的估計，最終在一塊FPGA芯片內實現了一個精簡的雷達信號偵察數字接收機，并在微波暗室中進行了測試。
上傳時間： 2013-06-13
上傳用戶：Divine
隨著電子技術和計算機技術的飛速發展，視頻圖像處理技術近年來得到極大的重視和長足的發展，其應用范圍主要包括數字廣播、消費類電子、視頻監控、醫學成像及文檔影像處理等領域。當前視頻圖像處理主要問題是當處理的數據量很大時，處理速度慢，執行效率低。而且視頻算法的軟件和硬件仿真和驗證的靈活性低。 本論文首先根據視頻信號的處理過程和典型視頻圖像處理系統的構成提出了基于FPGA的視頻圖像處理系統總體框圖；其次選擇視頻轉換芯片SAA7113，完成視頻圖像采集模塊的設計，主要分三步完成：1)配置視頻轉換芯片的工作模式，完成視頻轉化芯片SAA7113的初始化：2)通過分析輸出數據流的格式標準，來識別奇偶場信號、場消隱信號和有效行數據的開始和結束信號三種控制信號，并根據控制信號，用Verilog硬件描述語言編程實現圖像數據的采集；3)分析SRAM的讀寫控制時序，采用兩塊SRAM完成圖像數據的存儲。然后編寫軟件測試文件，在ISE Simulator仿真環境進行程序測試與運行，并分析仿真結果，驗證了數據采集和存儲的正確性；最后，對常用視頻圖像算法的MATLAB仿真，選擇適當的算子，采用工具MATLAB、System Generator for DSP和ISE，利用模塊構建方式，搭建視頻算法平臺，實現圖像平滑濾波、銳化濾波算法，在Simulink中仿真并自動生成硬件描述語言和網表，對資源的消耗做簡要分析。 本論文的創新點是采用新的開發環境System Generator for DSP實現視頻圖像算法。這種開發視頻圖像算法的方式靈活性強、設計周期短、驗證方便、是視頻圖像處理發展的必然趨勢。
上傳時間： 2013-07-28
上傳用戶：lingzhichao
計算機圖形學中真實感成像包括兩部分內容：物體的精確圖形表示；場景中光照效果的適當的描述。光照效果包括光的反射、透明性、表面紋理和陰影。對物體進行投影，然后再可見面上產生自然光照效果，可以實現場景的真實感顯示。光照明模型主要用于物體表面某點處的光強度計算。面繪制算法是通過光照模型中的光強度計算，以確定場景中物體表面的所有投影像素點的光強度。Phong明暗處理算法是生成真實感3D圖像最佳算法之一。但是由于其大量的像素級運算和硬件難度而在實現實時真實感圖形繪制中被Gotuaud明暗處理算法所取代。VLSI技術的發展以及對于高真實感實時圖形的需求使得Phong明暗處理算法的實現成為可能。利用泰勒級數近似的Fast Phong明暗處理算法適合硬件實現。此算法需要存儲大量數據的ROM。這增加了實現的難度。 本文完成了以下工作： 1、本文簡述了實時真實感圖形繪制管線，詳細敘述了所用到的光照明模型和明暗處理方法，并對幾種明暗處理方法的效果作了比較，實驗結果表明Fast Phong明暗處理算法適用于實時真實感圖形繪制。 2、在熟悉Xilinx公司FPGA芯片結構及其開發流程的基礎上，結合Xilinx公司提供的FPGA開發工具ISE 7.1i，仿真工具為ISE simulator，綜合工具為XST；完成了Fast Phong明暗處理模塊的FPGA設計與實現。綜合得到的電路的最高頻率為54.058MHz。本文的Fast Phong明暗處理硬件模塊適用于實時真實感圖形繪制。 3、本文通過誤差分析，提出了優化的查找表結構。通過在FPGA上對本文所提結構進行驗證。結果表明，本方案在提高速度、精度的同時將ROM的數據量從64K*8bit減少至13K*8bit。
上傳時間： 2013-06-21
上傳用戶：ghostparker
利用FPGA的51 ，IP核實現與單片機和ARM的串口通信
上傳時間： 2013-08-05
上傳用戶：lalaruby
簡要介紹了數字下變頻的設計，通過采用xilinx的ise軟件，ipcore的調用實現
上傳時間： 2013-08-05
上傳用戶：zukfu
基于FPGA數字頻率計的實現，文中有所有的源代碼，僅供參考。
上傳時間： 2013-08-05
上傳用戶：13736136189
