亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频
蟲蟲首頁
|
資源下載
|
資源專輯
|
精品軟件
登錄
|
注冊
首 頁
資源下載
資源專輯
技術閱讀
電 路 圖
教程書籍
在線計算器
代碼搜索
資料搜索
代碼搜索
熱門搜索：
fpga
51單片機
protel99se
機器人
linux
單片機
dsp
arm
Proteus
matlab
Verilog
Verilog
HDL是一種硬件描述語言，以文本形式來描述數字系統硬件的結構和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數字邏輯系統所完成的邏輯功能。
Verilog
HDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發。兩種HDL均為IEEE標準。[1]
Verilog
實現的DDS正弦信號發生器和測頻測相模塊
標簽：
上傳時間：
上傳用戶：
Verilog
HDL 編寫的PWM
標簽：
上傳時間：
上傳用戶：
dds設計，生成多種波形，
Verilog
語言
標簽：
上傳時間：
上傳用戶：
用
Verilog
實現基于FPGA的通用分頻器
標簽：
上傳時間：
上傳用戶：
Verilog
編寫的I2c協議程序
標簽：
上傳時間：
上傳用戶：
實現音樂播放的FPGA的實驗源碼（
Verilog
語言）
標簽：
上傳時間：
上傳用戶：
基于
Verilog
HDL語言的FPGA源程序
標簽：
上傳時間：
上傳用戶：
采用
Verilog
語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來
標簽：
上傳時間：
上傳用戶：
pc104接口的
Verilog
代碼
標簽：
上傳時間：
上傳用戶：
結合XILINXCPLD所做的模擬RS232通信
Verilog
源程序
標簽：
上傳時間：
上傳用戶：
«
4
5
6
7
8
9
10
11
12
13
»
網站首頁
|
關于我們
|
服務條款
|
廣告服務
|
聯系我們
|
網站地圖
|
免責聲明
蟲蟲下載站版權所有
京ICP備2021023401號-1
用戶登錄
×
用戶注冊
×
主站蜘蛛池模板：
西城区
|
敦化市
|
偃师市
|
安丘市
|
班戈县
|
灵石县
|
西青区
|
华安县
|
城固县
|
上林县
|
旅游
|
五河县
|
商河县
|
景宁
|
闽侯县
|
义乌市
|
安多县
|
延川县
|
巴马
|
炎陵县
|
大庆市
|
高要市
|
全州县
|
黔南
|
城口县
|
眉山市
|
绥芬河市
|
安化县
|
化州市
|
罗江县
|
晋州市
|
乌鲁木齐市
|
西丰县
|
科尔
|
白城市
|
揭西县
|
山西省
|
莎车县
|
新密市
|
磴口县
|
昌黎县
|
