專輯類-多媒體相關(guān)專輯-48個-11.7G MATLAB-程式設(shè)計與應(yīng)用-張智星.zip
標(biāo)簽： MATLAB zip 程式
上傳時間： 2013-04-24
上傳用戶：yx007699
專輯類-機(jī)械五金類專輯-84冊-3.02G 包裝工程設(shè)計手冊-590頁-10.7M.pdf
標(biāo)簽： 10.7 590 工程
上傳時間： 2013-07-05
上傳用戶：pinksun9
(臺達(dá))開關(guān)電源基本原理與設(shè)計介紹，比較實(shí)用
標(biāo)簽： 開關(guān)電源
上傳時間： 2013-06-15
上傳用戶：ybysp008
用Verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗,可用.沒有經(jīng)過長期驗證.做簡單修改即可應(yīng)用!
標(biāo)簽： Verilog FPGA PWM 語言
上傳時間： 2013-08-16
上傳用戶：梧桐
用FPGA設(shè)計數(shù)字系統(tǒng)，2007年上海FPGA研修班王巍老師講義
標(biāo)簽： FPGA 數(shù)字系統(tǒng)
上傳用戶：duoshen1989
verilog HDL 編寫的PWM，是初學(xué)CPLD者入門Z資源，epm7128stc100-10
標(biāo)簽： verilog HDL PWM 編寫
上傳時間： 2013-08-30
上傳用戶：aa54
本原碼是基于Verilog HDL語言的FPGA原程序，主要用于測頻率，特點(diǎn)主要是可以更快地測頻。實(shí)時性更高。
標(biāo)簽： Verilog FPGA HDL 語言
上傳時間： 2013-09-01
上傳用戶：1417818867
關(guān)鍵詞 CAN報文對象的FIFO模式應(yīng)用摘 要 CAN通信實(shí)驗
標(biāo)簽： FIFO CAN 通信 實(shí)驗
上傳時間： 2013-11-03
上傳用戶：kernor
本書是介紹Verilog HDL入門的教材，希望對各位朋友有用
標(biāo)簽： Verilog HDL 教材
上傳時間： 2014-01-07
上傳用戶：xiaozhiqban
設(shè)計工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時候，都會使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對性變差，某些情況下會變得不方便或者將增加硬件成本。此時，需要進(jìn)行自行FIFO設(shè)計。本文提供了一種基于信元的FIFO設(shè)計方法以供設(shè)計者在適當(dāng)?shù)臅r候選用。這種方法也適合于不定長包的處理。
標(biāo)簽： FPGA FIFO 信元 設(shè)計方法
上傳時間： 2014-01-13
上傳用戶：mengmeng444425
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
