clock_spliter 採用彈性設計 , 可調整週期寬度.
標簽： clock_spliter
上傳時間： 2013-12-27
上傳用戶：TF2015
這是華為使用的內部培訓教程！ 本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學者能夠迅速掌 HDL 設計方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡單的設計代碼并 夠進行一些簡單設計的Verilog HDL建模。
標簽： Verilog HDL 華為 培訓教程
上傳時間： 2016-05-20
上傳用戶：it男一枚
FPGA可促進嵌入式系統設計改善即時應用性能，臺灣人寫的，關于FPGA應用的技術文章
標簽： FPGA 嵌入式 系統 性能
上傳時間： 2014-01-17
上傳用戶：ljt101007
《Windows 95 系統程式設計 大奧秘》PDF書含例子 .rar是候捷翻譯的一本好書
標簽： Windows 95
上傳時間： 2014-11-14
上傳用戶：hakim
介紹數據包捕獲的基本原理,對VB6.0的捕獲工具PacketVB的屬性、事件和方法進行了說明,給出利用該工具進行網絡數據包的捕獲,并對捕獲到的數據進行數據鏈路層協議的分析.
標簽： PacketVB 6.0 數據包 VB
上傳時間： 2013-12-23
上傳用戶：氣溫達上千萬的
本文檔是一個使用VERILOG語言所討論的上SDRAM的基本原理！
標簽： VERILOG SDRAM 文檔 語言
上傳時間： 2016-06-11
上傳用戶：bruce
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設計教學文件
標簽： Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006
上傳時間： 2016-06-13
上傳用戶：bjgaofei
javascript範例show 表單設計.動態表現
標簽： javascript show
上傳時間： 2016-07-02
上傳用戶：pompey
用VERILOG語言實現了J-K觸發器,可綜合可仿真通過
標簽： VERILOG J-K 語言 觸發器
上傳時間： 2014-01-25
上傳用戶：kelimu
能夠讀取USB設備路徑,並能夠顯示VID,PID,版本等信息
標簽： USB PID VID 版本
上傳時間： 2013-12-24
上傳用戶：jkhjkh1982
蟲蟲下載站版權所有 京ICP備2021023401號-1
