北京里工大學(xué)ASIC設(shè)計(jì)研究所的100個 VHDL程序設(shè)計(jì)例子
標(biāo)簽： ASIC VHDL 100 大學(xué)
上傳時間： 2014-01-25
上傳用戶：lz4v4
極小的CPU的VHDL源代碼，僅需要占用32個宏單元的CPLD。除了VHDL源代碼還包括了匯編器的C源代碼
標(biāo)簽： VHDL CPU 源代碼
上傳時間： 2015-05-05
上傳用戶：lo25643
用VHDL實(shí)現(xiàn)卷積碼編碼，該碼為（2.1.3）型卷積碼。
標(biāo)簽： VHDL 卷積碼 編碼
上傳時間： 2015-05-06
上傳用戶：Thuan
這個是帶輸入的加法器vhdl代碼,是帶有輸入端和進(jìn)位的.
標(biāo)簽： vhdl 輸入 加法器 代碼
上傳時間： 2013-11-30
上傳用戶：gxf2016
這個是帶先行進(jìn)位的加法器的vhdl代碼,比較復(fù)雜,僅僅供大家參考.
標(biāo)簽： vhdl 進(jìn)位 加法器 代碼
上傳時間： 2014-01-03
上傳用戶：klin3139
這個是用vhdl編寫的乘法器,僅僅供大家參考
標(biāo)簽： vhdl 編寫 乘法器 家
上傳用戶：我們的船長
這個是用vhdl語言編寫的除法器,僅僅供大家參考.
標(biāo)簽： vhdl 語言 編寫 家
上傳時間： 2013-12-15
上傳用戶：金宜
測試向量波形產(chǎn)生：VHDL實(shí)例---加法器源程序
標(biāo)簽： VHDL 測試 向量 加法器
上傳時間： 2013-12-04
上傳用戶：225588
此課程講義很有用,主要介紹了VHDL硬件描述語言,適合于初學(xué)者
標(biāo)簽： VHDL 講義 硬件描述語言 初學(xué)者
上傳時間： 2015-05-07
上傳用戶：s363994250
福州大學(xué)EDA選修課所有實(shí)驗(yàn)課程代碼。VHDL語言描述（vhd），以及電路圖（gdf）
標(biāo)簽： VHDL EDA vhd 大學(xué)
上傳時間： 2014-01-10
上傳用戶：13517191407
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
