一個(gè)8051的VHDL代碼，可完整編譯， 但不保證版圖映射成功，可作為設(shè)計(jì)微處理器的參考
標(biāo)簽： 8051 VHDL 代碼
上傳時(shí)間： 2014-11-27
上傳用戶：xz85592677
一個(gè)8位RiSC單片機(jī)的VHDL代碼， 具有很好的參考價(jià)值。
標(biāo)簽： RiSC VHDL 8位 單片機(jī)
上傳時(shí)間： 2014-12-20
上傳用戶：VRMMO
北京里工大學(xué)ASIC設(shè)計(jì)研究所的100個(gè) VHDL程序設(shè)計(jì)例子
標(biāo)簽： ASIC VHDL 100 大學(xué)
上傳時(shí)間： 2014-01-25
上傳用戶：lz4v4
極小的CPU的VHDL源代碼，僅需要占用32個(gè)宏單元的CPLD。除了VHDL源代碼還包括了匯編器的C源代碼
標(biāo)簽： VHDL CPU 源代碼
上傳時(shí)間： 2015-05-05
上傳用戶：lo25643
用VHDL實(shí)現(xiàn)卷積碼編碼，該碼為（2.1.3）型卷積碼。
標(biāo)簽： VHDL 卷積碼 編碼
上傳時(shí)間： 2015-05-06
上傳用戶：Thuan
這個(gè)是帶輸入的加法器vhdl代碼,是帶有輸入端和進(jìn)位的.
標(biāo)簽： vhdl 輸入 加法器 代碼
上傳時(shí)間： 2013-11-30
上傳用戶：gxf2016
這個(gè)是帶先行進(jìn)位的加法器的vhdl代碼,比較復(fù)雜,僅僅供大家參考.
標(biāo)簽： vhdl 進(jìn)位 加法器 代碼
上傳時(shí)間： 2014-01-03
上傳用戶：klin3139
這個(gè)是用vhdl編寫的乘法器,僅僅供大家參考
標(biāo)簽： vhdl 編寫 乘法器 家
上傳用戶：我們的船長
這個(gè)是用vhdl語言編寫的除法器,僅僅供大家參考.
標(biāo)簽： vhdl 語言 編寫 家
上傳時(shí)間： 2013-12-15
上傳用戶：金宜
測試向量波形產(chǎn)生：VHDL實(shí)例---加法器源程序
標(biāo)簽： VHDL 測試 向量 加法器
上傳時(shí)間： 2013-12-04
上傳用戶：225588
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
