華為_靜態(tài)時序分析與邏輯設計，IC設計驗證領域很有用
標簽： 華為 靜態(tài)時序分析 邏輯設計
上傳時間： 2013-07-29
上傳用戶：ljt101007
50個經(jīng)典應用電路，由簡單到復雜，由功能描述到細節(jié)分析，很實用的實例。
標簽： 典型 應用電路 分
上傳時間： 2013-07-07
上傳用戶：CETM008
本文介紹了如何用VHDL進行DDS的設計，其中關鍵的相位累加器，正弦信號發(fā)生器等用VHDL描述
標簽： VHDL DDS
上傳時間： 2013-08-05
上傳用戶：新手無憂
用FPGA實現(xiàn)FFT的算法分析,硬件介紹!
標簽： FPGA FFT 算法分析
上傳用戶：qq1604324866
高速FPGA系統(tǒng)的信號完整性測試和分析,能幫助學習FPGA
標簽： FPGA 信號完整性 測試
上傳用戶：妄想演繹師
VHDL source codes of the FPGA64, a fpga implementation of the C64 computer. Version for the c-one fpga board.
標簽： FPGA VHDL 64 源代碼
上傳用戶：wwwe
基于FPGA的數(shù)字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實現(xiàn)數(shù)字頻率計的設計原理及相關程序
標簽： FPGA VHDL 數(shù)字頻率計 硬件描述語言
上傳時間： 2013-08-06
上傳用戶：taozhihua1314
使用VHDL語言編寫的A/D轉(zhuǎn)換程序，可在FPGA平臺使用
標簽： VHDL 語言 編寫 程序
上傳用戶：杏簾在望
可編程邏輯器件 pld/fpga,vhdl/verilog的相關學習資料，設計技巧，抓緊免費下載。
標簽： verilog fpga vhdl pld
上傳用戶：李彥東
用VHDL語言設計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設計
標簽： VHDL FPGA FIR 語言
上傳時間： 2013-08-07
上傳用戶：ukuk
蟲蟲下載站版權所有 京ICP備2021023401號-1
