隨著印制電路板功能的日益增強(qiáng)，結(jié)構(gòu)日趨復(fù)雜，系統(tǒng)中各個(gè)功能單元之間的連線間距越來(lái)越細(xì)密，基于探針的電路系統(tǒng)測(cè)試方法已經(jīng)很難滿足現(xiàn)在的測(cè)試需要。邊界掃描測(cè)試(BST)技術(shù)通過(guò)將邊界掃描寄存器單元安插在集成電路內(nèi)部的每個(gè)引腳上，相當(dāng)于設(shè)置了施加激勵(lì)和觀測(cè)響應(yīng)的內(nèi)建虛擬探頭，通過(guò)該技術(shù)可以大大的提高數(shù)字系統(tǒng)的可觀測(cè)性和可控性，降低測(cè)試難度。針對(duì)這種測(cè)試需求，本文給出了基于FPGA的邊界掃描控制器設(shè)計(jì)方法。 完整的邊界掃描測(cè)試系統(tǒng)主要由測(cè)試控制部分和目標(biāo)器件構(gòu)成，其中測(cè)試控制部分由測(cè)試圖形、數(shù)據(jù)的生成與分析及邊界掃描控制器兩部分構(gòu)成。而邊界掃描控制器是整個(gè)系統(tǒng)的核心，它主要實(shí)現(xiàn)JTAG協(xié)議的自動(dòng)轉(zhuǎn)換，產(chǎn)生符合IEEE標(biāo)準(zhǔn)的邊界掃描測(cè)試總線信號(hào)，而邊界掃描測(cè)試系統(tǒng)工作性能主要取決與邊界掃描控制器的工作效率。因此，設(shè)計(jì)一個(gè)能夠快速、準(zhǔn)確的完成JTAG協(xié)議轉(zhuǎn)換，并且具有通用性的邊界掃描控制器是本文的主要研究工作。 本文首先從邊界掃描技術(shù)的基本原理入手，分析邊界掃描測(cè)試的物理基礎(chǔ)、邊界掃描的測(cè)試指令及與可測(cè)性設(shè)計(jì)相關(guān)的標(biāo)準(zhǔn)，提出了邊界掃描控制器的總體設(shè)計(jì)方案。其次，采用模塊化設(shè)計(jì)思想、VHDL語(yǔ)言描述來(lái)完成要實(shí)現(xiàn)的邊界掃描控制器的硬件設(shè)計(jì)。然后，利用自頂向下的驗(yàn)證方法，在對(duì)控制器內(nèi)功能模塊進(jìn)行基于Testbench驗(yàn)證的基礎(chǔ)上，利用嵌入式系統(tǒng)的設(shè)計(jì)思想，將所設(shè)計(jì)的邊界掃描控制器集成到SOPC中，構(gòu)成了基于SOPC的邊界掃描測(cè)試系統(tǒng)。并且對(duì)SOPC系統(tǒng)進(jìn)行軟硬件協(xié)同仿真，實(shí)現(xiàn)對(duì)邊界掃描控制器的功能驗(yàn)證后將其應(yīng)用到實(shí)際的測(cè)試電路當(dāng)中。最后，在基于SignalTapⅡ硬件調(diào)試的基礎(chǔ)上，軟硬件結(jié)合對(duì)整個(gè)系統(tǒng)可行性進(jìn)行了測(cè)試。從測(cè)試結(jié)果看，達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)，該邊界掃描控制器的設(shè)計(jì)方案是正確可行的。 本文設(shè)計(jì)的邊界掃描控制器具有自主知識(shí)產(chǎn)權(quán)，可以與其他處理器結(jié)合構(gòu)成完整的邊界掃描測(cè)試系統(tǒng)，并且為SOPC系統(tǒng)提供了一個(gè)很有實(shí)用價(jià)值的組件，具有很明顯的現(xiàn)實(shí)意義。
上傳時(shí)間： 2013-07-20
上傳用戶：hewenzhi
VHDL寫的51單片機(jī)內(nèi)核，實(shí)現(xiàn)51的全部工能，學(xué)習(xí)開(kāi)發(fā)FPGA的參考資料。-
標(biāo)簽： VHDL 51單片機(jī) 內(nèi)核
上傳時(shí)間： 2013-04-24
上傳用戶：jkhjkh1982
電子工業(yè)出版社, 林明權(quán)等編著，本書(shū)在簡(jiǎn)要介紹VHDL的語(yǔ)法和基本邏輯電路設(shè)計(jì)技巧的基礎(chǔ)之上，完整地給出了七個(gè)數(shù)字控制系統(tǒng)設(shè)計(jì)范例，此文檔節(jié)選其中的第4章-電子鐘,以及第5章-紅綠燈交通信號(hào)系統(tǒng)。
標(biāo)簽： VHDL 數(shù)字控制 系統(tǒng)設(shè)計(jì) 范例
上傳時(shí)間： 2013-06-04
上傳用戶：kksuyiwen
自上個(gè)世紀(jì)九十年代以來(lái)，我國(guó)著名學(xué)者、現(xiàn)中國(guó)科學(xué)院院士、清華大學(xué)陳難先教授等人使用無(wú)窮級(jí)數(shù)的Mobius反演公式解決了一系列重要的物理學(xué)中的逆問(wèn)題，開(kāi)創(chuàng)了應(yīng)用、推廣數(shù)論中的Mobius變換解決物理學(xué)中各種逆問(wèn)題的巧妙方法，其工作在1990年當(dāng)時(shí)就得到了世界著名的《NATURE》雜志的高度評(píng)價(jià)。 華僑大學(xué)蘇武潯教授等則把Mobius變換的方法應(yīng)用于幾種常用波形(包括周期矩形脈沖，奇偶對(duì)稱方波和三角波等)的傅立葉級(jí)數(shù)的逆變換運(yùn)算，得到正、余弦函數(shù)及一般周期信號(hào)的各種常用波形的信號(hào)展開(kāi)；并求得了與各種常用波形信號(hào)函數(shù)族相正交的函數(shù)族，以用于各展開(kāi)系數(shù)的計(jì)算與信息的解調(diào)；而后把它們應(yīng)用到通信系統(tǒng)中，提出了一種新的通信系統(tǒng)，即新型Chen-Mobius通信系統(tǒng)。 本文主要完成了兩個(gè)方面的工作,Chen-Mobius多路通信系統(tǒng)的FPGA硬件設(shè)計(jì)實(shí)現(xiàn)和基于Chen-Mobius變換的語(yǔ)音加密雙工通信系統(tǒng)的實(shí)現(xiàn)。首先，利用嵌入MATLAB\SIMULINK中的DSPBuilder軟件對(duì)Chen-Mobius多路(四路和八路)通信系統(tǒng)進(jìn)行仿真分析，對(duì)該系統(tǒng)在不同信噪比情況下的錯(cuò)誤概率進(jìn)行了計(jì)算，并繪出了信噪比-錯(cuò)誤概率曲線；其次，利用DSPBuilder中的Signalcompiler將Chen-Mobius多路通信系統(tǒng)的主體模塊(函數(shù)及積分器的產(chǎn)生等)轉(zhuǎn)化成HDL硬件語(yǔ)言，后在QuartusⅡ軟件平臺(tái)上，結(jié)合利用VHDL編程的硬件程序模塊(分頻、延時(shí)、控制模塊等)構(gòu)架完整的Chen-Mobius通信系統(tǒng)，并對(duì)此系統(tǒng)設(shè)計(jì)綜合、引腳分配、仿真驗(yàn)證、時(shí)序分析等；最后，在Altera公司的Stratix 芯片上，實(shí)現(xiàn)硬件的編程和下載，從而完成了Chen-Mobius多路通信系統(tǒng)的FPGA硬件實(shí)現(xiàn)。 另外，利用Chen-Mobius單路通信系統(tǒng)的調(diào)制、解調(diào)系統(tǒng)分別對(duì)語(yǔ)音信號(hào)進(jìn)行加密與解密，在兩塊DE2的FPGA開(kāi)發(fā)板上成功實(shí)現(xiàn)了基于Chen-Mobius變換的語(yǔ)音加密雙工通信。完成本設(shè)計(jì)意義重大，它為今后Chen-Mobius通信系統(tǒng)應(yīng)用于通信領(lǐng)域的各個(gè)方面，邁開(kāi)堅(jiān)實(shí)的一步。
標(biāo)簽： ChenMobius FPGA 通信系統(tǒng) 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-07-24
上傳用戶：xaijhqx
?開(kāi)發(fā)GAL/PAL的軟件，DOS界面進(jìn)行行為級(jí)仿真，判斷設(shè)計(jì)的可行性，驗(yàn)證模塊的功能和設(shè)計(jì)的debug。然后是調(diào)試和分析環(huán)境中使用代碼處理箱（verisure/for verilog) (VHDLCover/for VHDL)分析仿真結(jié)果，驗(yàn)證測(cè)試級(jí)別。
上傳時(shí)間： 2013-04-24
上傳用戶：123312
Summit Design公司基于ESL設(shè)計(jì)產(chǎn)品的最新Visual Elite圖像產(chǎn)品具有Advanced SystemC建模及分析功能。該工具的最新版本包括原始SystemC構(gòu)造，允許用戶在SystemC內(nèi)建模并驗(yàn)證設(shè)計(jì)。 該工具的HDL版本可幫助門級(jí)設(shè)計(jì)師們學(xué)習(xí)用Verilog和VHDL設(shè)計(jì)。最新版本的Visual Elite可幫助硬件設(shè)計(jì)師們和C/C++編程者迅速使用SystemC語(yǔ)言創(chuàng)建系統(tǒng)。Visual Elite 允許用戶熟悉語(yǔ)言后，使用預(yù)建圖形模塊創(chuàng)建系統(tǒng)并自行創(chuàng)建文本模塊。 該工具的瀏覽器
上傳時(shí)間： 2013-04-24
上傳用戶：東大小布
Cadence公司出品，很好的Verilog/VHDL仿真工具，其中NC-Verilog 的前身是著名的Verilog仿真軟件：Verilog-XL，用于Verilog仿真；NC-VHDL,用于VHDL仿真；NC-Sim,是Verilog/VHDL混合語(yǔ)言仿真工具
標(biāo)簽： NC-Verlog NC-VHDL NC-SIM 1.150
上傳時(shí)間： 2013-05-26
上傳用戶：jacking
波束形成模塊是聲納信號(hào)處理系統(tǒng)中的核心部分，其作用為在空域上加強(qiáng)來(lái)自某一方向的信號(hào)，抑制干擾，同時(shí)探測(cè)目標(biāo)的方位。因此，波束形成模塊的研究在水下探測(cè)器、水下武器引信等聲納系統(tǒng)中顯得尤為重要。本文基于陣列波束形成的原理對(duì)圓陣自適應(yīng)波束形成展開(kāi)了比較深入的研究。 首先，本文概述了聲納波束形成的研究背景和研究現(xiàn)狀。基于本課題所研究的主動(dòng)聲納模型，分析了主動(dòng)聲納信號(hào)，提出應(yīng)用復(fù)基帶信號(hào)進(jìn)行波束形成的方案；對(duì)接收波束形成的原理和方法進(jìn)行了比較詳細(xì)的推導(dǎo)和論述。 其次，本文重點(diǎn)對(duì)均勻圓形陣列流形的波束形成作了詳細(xì)分析和波束圖函數(shù)推導(dǎo)，并且應(yīng)用MATLAB軟件進(jìn)行了仿真分析。然后對(duì)LMS自適應(yīng)算法進(jìn)行了介紹，由對(duì)LMS算法的分析推導(dǎo)了DLMS算法，并對(duì)LMS算法和DLMS算法進(jìn)行了分析，并將DLMS算法應(yīng)用于均勻圓陣波束形成。仿真結(jié)果表明，基于FIR濾波架構(gòu)的DLMS算法以犧牲部分收斂速度為代價(jià)，可獲得高速并行處理能力。DLMS自適應(yīng)波束形成方法能使目標(biāo)方向信號(hào)加強(qiáng)，同時(shí)將干擾信號(hào)零陷。 最后，本文介紹了基于FPGA的并行度為2的8陣元DLMS自適應(yīng)波束形成設(shè)計(jì)思路以及實(shí)現(xiàn)方法。系統(tǒng)的整體結(jié)構(gòu)采用了并行處理架構(gòu)，而在單個(gè)支路采用了流水線技術(shù)。并應(yīng)用硬件描述(VHDL)語(yǔ)言在QuartusⅡ4.0環(huán)境下設(shè)計(jì)了各軟件模塊和功能仿真。
標(biāo)簽： 聲納 自適應(yīng)波束
上傳時(shí)間： 2013-04-24
上傳用戶：moonkoo7
This application note provides a functional des cription of VHDL and Verilog source code for a
標(biāo)簽： Verilog VHDL 曼徹斯特 編碼器
上傳時(shí)間： 2013-07-04
上傳用戶：李夢(mèng)晗
此文檔為對(duì)高聚物注塑成型基本流動(dòng)問(wèn)題作了較詳細(xì)分析，在電子成品組裝常需用到塑料件固定，對(duì)于高聚物注塑加工時(shí)，傳質(zhì)傳熱是注塑件性能、模具設(shè)計(jì)必須考慮問(wèn)題，文檔對(duì)介紹常用流動(dòng)模型
標(biāo)簽： 基本知識(shí)
上傳時(shí)間： 2013-07-20
上傳用戶：bcjtao
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
