GPS全球定位系統是美國國防部為軍事目的而建立的衛星導航系統,其主要目的是解決海上、陸地和空中運載工具的導航定位問題。GPS作為新一代衛星導航系統,不僅具有全球、全天候、連續、高精度導航與定位能力,而且具有優良的抗干擾性和保密性。因此,發展全球定位系統是當今導航技術現代化的一個重要標志。在GPS接收機中,為了得到導航電文并對其進行解算,要完成復雜的信號處理過程。其中,怎樣捕獲到衛星信號,并對C/A碼進行跟蹤是研制GPS接收機的重要問題之一。本文在對GPS信號的結構進行深入的分析后,結合FPGA的特點,對算法進行設計及優化后,給出了相應的仿真。內容主要包括以下幾個方面: 1.對GPS信號結構的產生原理進行了深入地分析,并對GPS信號的調制機理進行詳細地闡述。 2.在GPS信號的捕獲方面,采用了基于FFT頻域的快速捕獲的方法,即將接收到的GPS信號先利用快速傅立葉變換(FFT)變換到頻域,在頻域完成相應的運算后,再利用傅立葉反變換(IFFT)變換到時域。從而大大減少了計算量,加快了信號捕獲的速度,提高了捕獲性能。 3.在C/A碼跟蹤部分,本文采用了非相干延遲鎖定環對C/A碼進行跟蹤。來自載波跟蹤環路的本地載波將輸入的信號變成基帶信號,然后分別和本地碼的三個不同相位序列進行相乘,將相乘結果進行累加,經過處理將得到碼相位和當前的載波頻率送到載波跟蹤環路。 4.載波跟蹤環,本文采用的是科斯塔斯環。載波跟蹤環和碼跟蹤環在結構上相似,故本文只對關鍵的載波NCO進行了仿真。 本文的創新點主要是使用FPGA對整個GPS信號的捕獲及C/A碼的跟蹤進行設計。此外,根據FPGA的特點,在不改變外部硬件設計的前提下,改變相應的IP核或相關的VHDL程序就可對系統進行各種優化設計,以適應不同類型的GPS接收機的不同功能。
上傳時間: 2013-06-27
上傳用戶:哇哇哇哇哇
本文以研究嵌入式微處理器為主,自主地設計了能夠運行MCS-51系列單片機指令的MCU系統。系統采用了VHDL 語言與原理框圖的綜合設計方法,并且在Altera公司的FPGA上通過驗證。論文深入地研究了微處理器的指令系統和數據地址通路,采用VHDL 語言完成了取指單元,指令譯碼器單元,存儲器單元和邏輯運算單元的電路模塊的設計與實現;研究了控制單元的實現方法和基于全局狀態機的設計理論,采用硬件描述語言完成了對各個控制線的相關設計與實現。論文通過原理示意圖和示例代碼的演示,著重介紹了指令譯碼器的實現方式,基于此種方式形成的譯碼電路還能夠實現更為復雜的CISC指令。 本系統采用分模塊的設計方式,把具有相同功能的邏輯電路集中到一個框圖里,使得系統的可移植性大大地提高。系統還采用層次框圖的設計方式,把明顯地具有主從關系的電路放在不同的層次里,這也使得系統模塊功能的可擴展性大大地增強。內部邏輯共分為數據存儲器模塊;程序存儲器模塊;時序控制模塊;特殊功能寄存器模塊和Core核心模塊這五個部分,文中對各個模塊的設計作了詳細的介紹。本文在最后對已實現的部分典型指令進行了邏輯仿真測試,測試結果表明,本文所設計的MCU系統能夠如預期地執行相應的指令。在指令執行的過程中,相應寄存器和總線上的值也均符合設計要求,實現了設計目標。
上傳時間: 2013-06-05
上傳用戶:金宜
基于布里淵散射的分布式光纖傳感器是當前國內外研究的熱點。本文介紹了基于布里淵散射的分布式光纖傳感器的的原理、應用;布里淵時域反射技術(BOTDR)和布里淵時域分析技術(BOTDA)的原理。 受激布里淵散射(SBS)的過程中,入射光和散射光滿足耦合振幅方程組。我們對該方程組采用有限差分法進行數值計算,并用Matlab模擬計算過程,對布里淵散射信號進行分析。 根據布里淵散射信號的特點,我們采用基于Morlet小波變換的DSP信號算法來處理 BOTDR傳感信號。通過對該算法的核心單元——快速傅立葉變換(FFT)的硬件實現,我們在Stratix FPGA上實現了基于Morlet小波變換的DSP算法的硬件電路設計。 最后,在此基礎上,我們對電路功能進行實際的仿真和驗證,并和Matlab得到結果進行比較和分析。
上傳時間: 2013-07-22
上傳用戶:牛布牛
PROFIBUS現場總線技術是當今控制領域的一個熱點。目前國內對于PROFIBUS-DP的應用和研究主要以西門子等國外大公司的成套設備為主,用單片機+固態程序的方法做PROFIBUS-DP接口控制器的技術比較成熟,而自主開發PROFIBUS-DP通用接口的研究卻比較少。針對這一現狀,本論文采用FPGA做控制器,提出了基于FPGA技術的從站接口通信模塊的設計方案,使具有RS-232接口的從站可以通過該接口通信模塊與PROFIBUS-DP主站進行通訊連接。 論文首先對PROFIBUS現場總線技術進行概述,主要從現場總線的技術特點、協議結構、傳輸技術、存取協議等方面進行介紹。對PROFIBUS-DP系統組成和配置、工作方式及數據傳遞、DP的功能和從站狀態機制等進行研究和分析。然后詳細論述了基于PROFIBUS-DP的通信接口的硬件及軟件實現。 在硬件設計中,本文從PROFIBUS協議芯片SPC3實現的具體功能出發,結合EDA(Electronic Design Amomation)設計自項向下的設計思想,給出了總線接口的總體設計方案。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。并充分考慮了硬件的通用性及將來的擴展。 本設計使用VHDL描述,在此基礎之上采用專門的綜合軟件對設計進行了綜合優化,最后在FPGA(Field Programmable Gate Array)芯片EP1C6上得以實現。在軟件設計中,詳細介紹了通信接口的軟件設計實現,包括狀態機的實現、各種通信報文的實現、GSD文件的編寫等。 再通過Siemens公司的CP5611網絡接口卡和PC機做主站,使用COMPROFIBUS組態軟件,組建系統進行通訊測試,得到良好結果。
標簽: PROFIBUSDP FPGA 接口
上傳時間: 2013-05-25
上傳用戶:xwd2010
該論文基于NIOS Ⅱ軟核處理器和Altera的FPGA技術,設計了一種便攜式的振動頻譜分析儀,用于旋轉機械的故障監測和診斷。以SOPC技術為手段,將信號采集和信號處理電路通過可編程片上系統來實現,其特點是將對ADC的控制、數字信號的濾波、快速傅立葉變換的設計,通過FPGA芯片集成在一起,以NIOS Ⅱ來完成32位CPU的狀態控制功能。工程機械、汽車車輛中都存在諸如發動機類的旋轉機械,這類設備的異常振動往往會影響正常工作,嚴重時還會出現各種重大事故,該分析儀可以實時地或定期地對發動機、齒輪箱等旋轉機械進行振動頻譜分析和監測,運用于民用機械能產生非常好的經濟效益。 該論文從四個方面進行了研究工作。其一,利用FPGA對ADC芯片的工作進行控制,使其在規定的時間內與DSP模塊進行數據交換,并對ADC各引腳時序進行控制,使兩者協調同步工作,編制了相應的VHDL語言程序。其二,采用SOPC Builder設計開發,實現了基于NIOS Ⅱ的32位CPU軟核,創建了相應的C/C++和匯編的宏代碼,使得軟件可以訪問用戶自定義邏輯。對頂層設計產生的VHDL的RTL代碼和仿真文件進行了綜合、編譯適配以及仿真。其三,配合Matlab和DSP Builder的強大功能進行DSP模塊設計,開發出了FIR和FFT等功能模塊,并且添加到SOPC系統中,使其可以由NIOS Ⅱ很容易的調用。其四,在NIOS Ⅱ系統中添加了uC/OS Ⅱ操作系統,提高了整個系統的穩定性,并且降低了開發難度,提高了系統升級的能力。由于整個設計是基于FPGA開發的,所以該系統包括了所有FPGA系統的特點,包括并行的DSP處理、在系統可編程、升級簡單等特點,極易使設計產品化。
上傳時間: 2013-04-24
上傳用戶:amandacool
詳細的理論分析,可以對模擬電路的理論知識有較為全面透徹的了解
上傳時間: 2013-04-24
上傳用戶:aappkkee
當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計,基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎,以硬件描述語言為主要設計手段,借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上,給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后,依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案,模塊化的設計方法大大縮短了調制解調器的開發周期。 在SOPC技術開發調制解調器的過程中,用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模,在Simulink中仿真通過后,利用DSP Builder將Simulink的模型文件(.mdl)轉化成通用的硬件描述語言VHDL文件,從而避免了VHDL語言手動編寫系統的煩瑣過程,將精力集中于算法的優化上。 基于DSP Builder的開發功能,調制解調器電路中的低通濾波器可直接調用FIRIP Core,進一步提高了開發效率。 在進行編譯、仿真調試成功后,經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6,完成器件編程,從而給出了一種調制解調器的SOPC系統實現方案。
上傳時間: 2013-05-28
上傳用戶:koulian
本文分析了當代高精度地震勘探數據采集系統的發展現狀,研究了數據采集的A/D方法及理論、現場可編程門陣列(Field Programmable GateArray,FPGA)技術的發展及原理,串口通信的原理及實現。在此基礎上,探討了采用FPGA控制24位△∑模數轉換器來實現高精度地震勘探數據采集系統的實現思路,對探測傳感器或檢波器后端數據采集系統的信號A/D轉換、FPGA與外部接口設計、串口數據通信做了詳細的研究,尤其是在用FPGA來完成與外部ADC的接口控制上做了深入的開發和設計,整個接口控制模塊采用VHDL語言編寫,并同時將ROM、FIFO等數字邏輯模塊一起集成到一片FPGA芯片當中,并在Quartus Ⅱ6.0的開發平臺上通過了軟件仿真,時序仿真結果達到了系統要求。
上傳時間: 2013-05-21
上傳用戶:yuele0123
?開發GAL/PAL的軟件,DOS界面進行行為級仿真,判斷設計的可行性,驗證模塊的功能和設計的 debug。然后是調試和分析環境中使用代碼處理箱(verisure/for verilog) (VHDLCover /for VHDL)分析仿真結果,驗證測試級別。
上傳時間: 2013-04-24
上傳用戶:shwjl
密集型的矩陣運算在信號處理和圖像處理中被廣泛應用,而且往往需要系統進行實時運算,這就需要系統具有很高的吞吐率。因此尋找矩陣運算的高速實現方法是很有意義的。FPGA的運算速度快并且可以并行運算,和其它矩陣運算的實現方式相比,FPGA有其獨特的優勢。本文主要設計并實現了基于FPGA的各種矩陣運算模塊。 本文首先介紹了矩陣運算的特點和原理,接著討論了FPGA浮點運算單元的VHDL設計方法,在此基礎上,設計了矩陣相乘累加、三角矩陣求逆和一般矩陣分解求逆的運算模塊,給出矩陣階數擴大時各種矩陣運算的分塊實現方法。然后在ModelSim環境下仿真了一般矩陣的求逆模塊,與Maflab仿真結果比較,分析了運算精度、時間復雜度和資源占用情況,在Virtex-4系列FPGA硬件平臺上進行了調試和測試,并通過USB接口將矩陣運算結果送入PC機,驗證了基于FPGA矩陣運算的正確性和可行性。最后對矩陣求逆模塊在雷達信號中的應用作了簡單介紹。
上傳時間: 2013-07-20
上傳用戶:561596