武漢七葉電子低壓無(wú)線電力遠(yuǎn)程集中抄表系統(tǒng) 先進(jìn)成熟 基于Arm9+Linux+嵌入式數(shù)據(jù)庫(kù)開(kāi)發(fā)，采用工業(yè)級(jí)的Arm9芯片，將強(qiáng)大穩(wěn)定的Linux操作系統(tǒng)，與快速、高效、健壯的嵌入式數(shù)據(jù)庫(kù)技術(shù)運(yùn)用于本系統(tǒng)，使本系統(tǒng)目前在全國(guó)范圍內(nèi)同類產(chǎn)品中具有不用爭(zhēng)辯、無(wú)法比擬和普遍認(rèn)同的先進(jìn)性。 另外，上行信道采用多路復(fù)用PPP技術(shù)，使用Linux協(xié)議棧，支持短信、語(yǔ)音、數(shù)據(jù)、AT命令并發(fā)，不僅上線快、數(shù)據(jù)傳輸迅速可靠，而且擁有了強(qiáng)大的遠(yuǎn)程測(cè)控、調(diào)試、維護(hù)升級(jí)手段。
標(biāo)簽： 漢 低壓 無(wú)線 抄表系統(tǒng)
上傳時(shí)間： 2013-12-30
上傳用戶：hebanlian
陣列信號(hào)處理是當(dāng)前信號(hào)處理的熱門方向，為信號(hào)處理帶來(lái)極大的方便，陣列信號(hào)處理中的各通道不一致問(wèn)題將會(huì)給陣列信號(hào)處理帶來(lái)影響，很多文獻(xiàn)中介紹過(guò)關(guān)于自適應(yīng)幅相誤差校正的理論及方法，但實(shí)現(xiàn)起來(lái)都比較耗費(fèi)資源和時(shí)間，且效果有待實(shí)踐驗(yàn)證。提出一種工程上可實(shí)現(xiàn)且計(jì)算量較小的通道校正方法-查表法。通過(guò)仿真，結(jié)果表明此方法可以對(duì)特定來(lái)向的有用信號(hào)進(jìn)行較為準(zhǔn)確的校正。
上傳時(shí)間： 2014-01-12
上傳用戶：fxf126@126.com
本文通過(guò)介紹GLONASS衛(wèi)星信號(hào)的組成和特性，分析了廣泛用于衛(wèi)星信號(hào)捕獲的串行二維搜索捕獲算法的算法原理；在考慮算法實(shí)現(xiàn)所需要的時(shí)間和涉及的計(jì)算量的前提下，分析了計(jì)算量較少，捕獲時(shí)間較短的并行碼相位搜索和部分匹配濾波兩種捕獲算法，對(duì)兩種算法的算法流程進(jìn)行了詳細(xì)的分析，并利用matlab對(duì)算法進(jìn)行仿真實(shí)現(xiàn)，成功解算出GLO—NASS信號(hào)的碼相位偏移和載波多普勒偏移，驗(yàn)證了兩種算法在GLONASS信號(hào)捕獲中的可行性。
標(biāo)簽： GLONASS 衛(wèi)星信號(hào) 仿真
上傳時(shí)間： 2014-04-24
上傳用戶：84425894
省網(wǎng)優(yōu)中心主要通過(guò)分公司上報(bào)的網(wǎng)優(yōu)月報(bào)、網(wǎng)管中心生成的相關(guān)報(bào)表來(lái)掌握全省網(wǎng)絡(luò)的運(yùn)行情況，時(shí)效性差且數(shù)據(jù)不完備；分公司網(wǎng)優(yōu)中心主要是通過(guò)網(wǎng)管中心獲取性能報(bào)告、告警報(bào)告、登錄到相關(guān)網(wǎng)元查看配置參數(shù)來(lái)進(jìn)行日常優(yōu)化工作，操作復(fù)雜并且費(fèi)時(shí)，優(yōu)化人員雖然付出了很多時(shí)間，但工作效率卻不是很高。上述這些問(wèn)題都對(duì)深層次的網(wǎng)絡(luò)優(yōu)化是一個(gè)制約，Noss的目的就是利用數(shù)據(jù)庫(kù)技術(shù)分省公司、市公司兩個(gè)層面從海量數(shù)據(jù)中提取有用信息，整合優(yōu)化工作所需的各種數(shù)據(jù)，結(jié)合優(yōu)化工作實(shí)際經(jīng)驗(yàn)，按需定制，使之簡(jiǎn)單易用，使優(yōu)化人員從復(fù)雜、繁瑣、費(fèi)時(shí)的操作中擺脫出來(lái)。因此，采集、整合、轉(zhuǎn)化網(wǎng)絡(luò)的配置數(shù)據(jù)、性能數(shù)據(jù)、告警數(shù)據(jù)和工程數(shù)據(jù)，對(duì)網(wǎng)絡(luò)運(yùn)行情況進(jìn)行深入的分析和再現(xiàn)，就成了Noss建設(shè)中的重要課題。
標(biāo)簽： NOSS 數(shù)據(jù)提取
上傳時(shí)間： 2014-12-30
上傳用戶：yimoney
9.16 SIMATIC 邏輯堆棧指令棧裝載與 (ALD)ALD 指令對(duì)堆棧中的第一層和第二層的值進(jìn)行邏輯與操作結(jié)果放入棧頂執(zhí)行完 ALD 指令后堆棧深度減 1操作數(shù) 無(wú)棧裝載或 (OLD)OLD 指令對(duì)堆棧中的第一層和第二層的值進(jìn)行邏輯或操作結(jié)果放入棧頂執(zhí)行完 OLD 指令后堆棧深度減 1操作數(shù) 無(wú)邏輯推入棧LPS 指令復(fù)制棧頂?shù)闹挡⑦@個(gè)值推入棧棧底的值被推出并丟失操作數(shù) 無(wú)
上傳時(shí)間： 2014-01-19
上傳用戶：Maple
軟件名稱：Commix混合串口調(diào)試工具軟件版本：1.0 軟件作者：周陳平作者郵件：ggenien@163.com 軟件容量：193KB 軟件語(yǔ)言：簡(jiǎn)體中文授權(quán)形式：免費(fèi)軟件應(yīng)用平臺(tái)：Win95/98/NT/2000 發(fā)布日期：2001年11月06日軟件介紹： 很好的串口調(diào)試工具，能夠混合輸入、顯示16進(jìn)制數(shù)、10進(jìn)制數(shù)、ASCII字符，能按多種常用方法（如Modbus等）自動(dòng)加入校驗(yàn)，還可將設(shè)定好的參數(shù)保存為注冊(cè)表文件，尤其適合做工業(yè)控制方面的通訊調(diào)試。使用說(shuō)明按界面上的“?”就能看到。只有一個(gè)執(zhí)行文件，不用安裝。 打開(kāi)程序后，有16個(gè)串口可供選擇 Commix 混合輸入串口調(diào)試工具 Commix設(shè)計(jì)為串口調(diào)試工具，最大特點(diǎn)是：能夠混合輸入16進(jìn)制數(shù)、10進(jìn)制數(shù)、ASCII字符，這種功能通過(guò)轉(zhuǎn)義符“\”實(shí)現(xiàn)。 界面說(shuō)明： 1、 HEX： 輸入數(shù)據(jù)看作16進(jìn)制字節(jié)，不區(qū)分大小寫 ASCII： 輸入數(shù)據(jù)看作ASCII字符 忽略空格輸入： 是否忽略用戶輸入數(shù)據(jù)中的空格 自動(dòng)換行： 是否在接收與發(fā)送的數(shù)據(jù)之間自動(dòng)換行顯示 2、 在HEX和ASCII方式輸入時(shí)，轉(zhuǎn)義符輸入都有效 3、 在ASCII方式，20h到7Eh的字符直接顯示，其他字符顯示為轉(zhuǎn)義符形式 4、 如果改變顯示區(qū)的光標(biāo)位置，新的顯示將插入在光標(biāo)處 5、 用戶輸入（從串口輸出）的數(shù)據(jù)顯示為綠色，從串口輸入的數(shù)據(jù)顯示為藍(lán)色，發(fā)送到接收之間的間隔時(shí)間（毫秒）顯示為灰色，用戶在顯示區(qū)輸入的字符顯示為黑色 6、 程序不檢測(cè)串口狀態(tài)，因此也能用于最簡(jiǎn)單的3線制（第2、3、5針）RS232通訊 7、 串口打開(kāi)后，修改通訊參數(shù)時(shí)不必關(guān)閉，新參數(shù)立即生效 8、 程序結(jié)束時(shí)，參數(shù)自動(dòng)保存到注冊(cè)表；點(diǎn)擊注冊(cè)表圖標(biāo)，可將當(dāng)前設(shè)置保存到注冊(cè)表文件 校驗(yàn)使用： 1、 主界面上，“校驗(yàn)”復(fù)選框被選中時(shí)，會(huì)出現(xiàn)校驗(yàn)設(shè)置窗口 2、 選擇不同的校驗(yàn)方式，會(huì)有不同的選項(xiàng)出現(xiàn) HEX/ASCII： 選擇校驗(yàn)結(jié)果的存放方式 3、 如果校驗(yàn)被允許，程序?qū)?ldquo;數(shù)據(jù) 校驗(yàn) 結(jié)束符”的順序發(fā)送，結(jié)束符的默認(rèn)格式與主界面上的HEX/ASCII設(shè)置相同 轉(zhuǎn)義符使用： 1、 16進(jìn)制輸入： \xhh 2、 10進(jìn)制輸入： \ddd 3、 預(yù)定義字符輸入： \ccc 或 \cc 或 \\ 4、 顯示字符輸入： \ra 5、 轉(zhuǎn)義符輸入長(zhǎng)度必須與上述相符，不區(qū)分大小寫 轉(zhuǎn)義符使用舉例： \x1B 、\027 、\ESC 的值是 1Bh \x0d 、\013 、\cr 的值是 0Dh \rA 、\065 的值是 41h \\ 、\r\ 、\x5C 的值是 字符\ ASCII輸入： \stx011234R01\etx57\cr\lf 與HEX輸入：02 30 31 31 32 33 34 \rR 30 31 03 \r5 \r7 \cr\lf 是相同的 轉(zhuǎn)義符中的預(yù)定義字符： 輸入 值 \\ 字符\ \LF 0Ah \CR 0Dh \NUL 0 \SOH 1 \STX 2 \ETX 3 \EOT 4 \ENQ 5 \ACK 6 \NAK 15h \CAN 18h \ESC 27h
標(biāo)簽： 串口調(diào)試工具 軟件
上傳時(shí)間： 2013-11-20
上傳用戶：dalidala
軟件名稱：Commix混合串口調(diào)試工具軟件版本：1.0 軟件作者：周陳平作者郵件：ggenien@163.com 軟件容量：193KB 軟件語(yǔ)言：簡(jiǎn)體中文授權(quán)形式：免費(fèi)軟件應(yīng)用平臺(tái)：Win95/98/NT/2000 發(fā)布日期：2001年11月06日軟件介紹： 很好的串口調(diào)試工具，能夠混合輸入、顯示16進(jìn)制數(shù)、10進(jìn)制數(shù)、ASCII字符，能按多種常用方法（如Modbus等）自動(dòng)加入校驗(yàn)，還可將設(shè)定好的參數(shù)保存為注冊(cè)表文件，尤其適合做工業(yè)控制方面的通訊調(diào)試。使用說(shuō)明按界面上的“?”就能看到。只有一個(gè)執(zhí)行文件，不用安裝。 打開(kāi)程序后，有16個(gè)串口可供選擇 Commix 混合輸入串口調(diào)試工具 Commix設(shè)計(jì)為串口調(diào)試工具，最大特點(diǎn)是：能夠混合輸入16進(jìn)制數(shù)、10進(jìn)制數(shù)、ASCII字符，這種功能通過(guò)轉(zhuǎn)義符“\”實(shí)現(xiàn)。 界面說(shuō)明： 1、 HEX： 輸入數(shù)據(jù)看作16進(jìn)制字節(jié)，不區(qū)分大小寫 ASCII： 輸入數(shù)據(jù)看作ASCII字符 忽略空格輸入： 是否忽略用戶輸入數(shù)據(jù)中的空格 自動(dòng)換行： 是否在接收與發(fā)送的數(shù)據(jù)之間自動(dòng)換行顯示 2、 在HEX和ASCII方式輸入時(shí)，轉(zhuǎn)義符輸入都有效 3、 在ASCII方式，20h到7Eh的字符直接顯示，其他字符顯示為轉(zhuǎn)義符形式 4、 如果改變顯示區(qū)的光標(biāo)位置，新的顯示將插入在光標(biāo)處 5、 用戶輸入（從串口輸出）的數(shù)據(jù)顯示為綠色，從串口輸入的數(shù)據(jù)顯示為藍(lán)色，發(fā)送到接收之間的間隔時(shí)間（毫秒）顯示為灰色，用戶在顯示區(qū)輸入的字符顯示為黑色 6、 程序不檢測(cè)串口狀態(tài)，因此也能用于最簡(jiǎn)單的3線制（第2、3、5針）RS232通訊 7、 串口打開(kāi)后，修改通訊參數(shù)時(shí)不必關(guān)閉，新參數(shù)立即生效 8、 程序結(jié)束時(shí)，參數(shù)自動(dòng)保存到注冊(cè)表；點(diǎn)擊注冊(cè)表圖標(biāo)，可將當(dāng)前設(shè)置保存到注冊(cè)表文件 校驗(yàn)使用： 1、 主界面上，“校驗(yàn)”復(fù)選框被選中時(shí)，會(huì)出現(xiàn)校驗(yàn)設(shè)置窗口 2、 選擇不同的校驗(yàn)方式，會(huì)有不同的選項(xiàng)出現(xiàn) HEX/ASCII： 選擇校驗(yàn)結(jié)果的存放方式 3、 如果校驗(yàn)被允許，程序?qū)?ldquo;數(shù)據(jù) 校驗(yàn) 結(jié)束符”的順序發(fā)送，結(jié)束符的默認(rèn)格式與主界面上的HEX/ASCII設(shè)置相同 轉(zhuǎn)義符使用： 1、 16進(jìn)制輸入： \xhh 2、 10進(jìn)制輸入： \ddd 3、 預(yù)定義字符輸入： \ccc 或 \cc 或 \\ 4、 顯示字符輸入： \ra 5、 轉(zhuǎn)義符輸入長(zhǎng)度必須與上述相符，不區(qū)分大小寫 轉(zhuǎn)義符使用舉例： \x1B 、\027 、\ESC 的值是 1Bh \x0d 、\013 、\cr 的值是 0Dh \rA 、\065 的值是 41h \\ 、\r\ 、\x5C 的值是 字符\ ASCII輸入： \stx011234R01\etx57\cr\lf 與HEX輸入：02 30 31 31 32 33 34 \rR 30 31 03 \r5 \r7 \cr\lf 是相同的 轉(zhuǎn)義符中的預(yù)定義字符： 輸入 值 \\ 字符\ \LF 0Ah \CR 0Dh \NUL 0 \SOH 1 \STX 2 \ETX 3 \EOT 4 \ENQ 5 \ACK 6 \NAK 15h \CAN 18h \ESC 27h
標(biāo)簽： 串口調(diào)試工具 軟件
上傳時(shí)間： 2014-01-01
上傳用戶：2728460838
中興通訊硬件一部巨作－信號(hào)完整性 近年來(lái)，通訊技術(shù)、計(jì)算機(jī)技術(shù)的發(fā)展越來(lái)越快，高速數(shù)字電路在設(shè)計(jì)中的運(yùn)用越來(lái) 越多，數(shù)字接入設(shè)備的交換能力已從百兆、千兆發(fā)展到幾十千兆。高速數(shù)字電路設(shè)計(jì)對(duì)信 號(hào)完整性技術(shù)的需求越來(lái)越迫切。 在中、 大規(guī)模電子系統(tǒng)的設(shè)計(jì)中， 系統(tǒng)地綜合運(yùn)用信號(hào)完整性技術(shù)可以帶來(lái)很多好處， 如縮短研發(fā)周期、降低產(chǎn)品成本、降低研發(fā)成本、提高產(chǎn)品性能、提高產(chǎn)品可靠性。 數(shù)字電路在具有邏輯電路功能的同時(shí)，也具有豐富的模擬特性，電路設(shè)計(jì)工程師需要 通過(guò)精確測(cè)定、或估算各種噪聲的幅度及其時(shí)域變化，將電路抗干擾能力精確分配給各種 噪聲，經(jīng)過(guò)精心設(shè)計(jì)和權(quán)衡，控制總噪聲不超過(guò)電路的抗干擾能力，保證產(chǎn)品性能的可靠 實(shí)現(xiàn)。 為了滿足中興上研一所的科研需要， 我們?cè)谌ツ旰徒衲觋P(guān)于信號(hào)完整性技術(shù)合作的基 礎(chǔ)上，克服時(shí)間緊、任務(wù)重的困難，編寫了這份硬件設(shè)計(jì)培訓(xùn)系列教材的“信號(hào)完整性” 部分。由于我們的經(jīng)驗(yàn)和知識(shí)所限，這部分教材肯定有不完善之處，歡迎廣大讀者和專家 批評(píng)指正。 本教材的對(duì)象是所內(nèi)硬件設(shè)計(jì)工程師， 針對(duì)我所的實(shí)際情況， 選編了第一章——導(dǎo)論、 第二章——數(shù)字電路工作原理、第三章——傳輸線理論、第四章——直流供電系統(tǒng)設(shè)計(jì)， 相信會(huì)給大家?guī)?lái)益處。同時(shí)，也希望通過(guò)我們的不懈努力能消除大家在信號(hào)完整性方面 的煩腦。 在編寫本教材的過(guò)程中，得到了沙國(guó)海、張亞?wèn)|、沈煜、何廣敏、鐘建兔、劉輝、曹 俊等的指導(dǎo)和幫助，尤其在審稿時(shí)提出了很多建設(shè)性的意見(jiàn)，在此一并致謝！
標(biāo)簽： 中興通訊 硬件 信號(hào)完整性 基礎(chǔ)知識(shí)
上傳時(shí)間： 2013-11-03
上傳用戶：奇奇奔奔
Verilog_HDL的基本語(yǔ)法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語(yǔ)言也是一種結(jié)構(gòu)描述的語(yǔ)言。這也就是說(shuō)，既可以用電路的功能描述也可以用元器件和它們之間的連接來(lái)建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級(jí)別的抽象。這些抽象的級(jí)別和它們對(duì)應(yīng)的模型類型共有以下五種： 系統(tǒng)級(jí)（system）：用高級(jí)語(yǔ)言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。 算法級(jí)（algorithm）：用高級(jí)語(yǔ)言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。 RTL級(jí)（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動(dòng)和如何處理這些數(shù)據(jù)的模型。 門級(jí)（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開(kāi)關(guān)級(jí)（switch-level）：描述器件中三極管和儲(chǔ)存節(jié)點(diǎn)以及它們之間連接的模型。 一個(gè)復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個(gè)Verilog HDL模塊構(gòu)成的，每一個(gè)模塊又可以由若干個(gè)子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵(lì)信號(hào)源。利用Verilog HDL語(yǔ)言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個(gè)模塊間的清晰層次結(jié)構(gòu)來(lái)描述極其復(fù)雜的大型設(shè)計(jì)，并對(duì)所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。 Verilog HDL行為描述語(yǔ)言作為一種結(jié)構(gòu)化和過(guò)程性的語(yǔ)言，其語(yǔ)法結(jié)構(gòu)非常適合于算法級(jí)和RTL級(jí)的模型設(shè)計(jì)。這種行為描述語(yǔ)言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達(dá)式或事件表達(dá)式來(lái)明確地控制過(guò)程的啟動(dòng)時(shí)間。 · 通過(guò)命名的事件來(lái)觸發(fā)其它過(guò)程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時(shí)間的任務(wù)（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。 · Verilog HDL語(yǔ)言作為一種結(jié)構(gòu)化的語(yǔ)言也非常適合于門級(jí)和開(kāi)關(guān)級(jí)的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能： - 提供了完整的一套組合型原語(yǔ)（primitive）; - 提供了雙向通路和電阻器件的原語(yǔ); - 可建立MOS器件的電荷分享和電荷衰減動(dòng)態(tài)模型。 Verilog HDL的構(gòu)造性語(yǔ)句可以精確地建立信號(hào)的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語(yǔ)來(lái)建立精確程度很高的信號(hào)模型。信號(hào)值可以有不同的的強(qiáng)度，可以通過(guò)設(shè)定寬范圍的模糊值來(lái)降低不確定條件的影響。 Verilog HDL作為一種高級(jí)的硬件描述編程語(yǔ)言，有著類似C語(yǔ)言的風(fēng)格。其中有許多語(yǔ)句如：if語(yǔ)句、case語(yǔ)句等和C語(yǔ)言中的對(duì)應(yīng)語(yǔ)句十分相似。如果讀者已經(jīng)掌握C語(yǔ)言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對(duì)Verilog HDL某些語(yǔ)句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來(lái)設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對(duì)Verilog HDL中的基本語(yǔ)法逐一加以介紹。
標(biāo)簽： Verilog_HDL
上傳時(shí)間： 2014-12-04
上傳用戶：cppersonal
EDA （Electronic Design Automation）即“電子設(shè)計(jì)自動(dòng)化”，是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開(kāi)發(fā)環(huán)境，以硬件描述語(yǔ)言為設(shè)計(jì)語(yǔ)言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過(guò)程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設(shè)計(jì)中所占的份量越來(lái)越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計(jì)開(kāi)發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個(gè)特殊的軟件包中的一個(gè)或多個(gè)，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計(jì)及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進(jìn)行分類，另一種是按功能進(jìn)行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開(kāi)發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價(jià)格昂貴；后者能針對(duì)自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計(jì)，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開(kāi)發(fā)單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開(kāi)發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計(jì)輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開(kāi)發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢(shì)是功能全集成化，可以加快動(dòng)態(tài)調(diào)試，縮短開(kāi)發(fā)周期；缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對(duì)設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語(yǔ)句（通常是系統(tǒng)級(jí)的行為描述語(yǔ)句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線。為了優(yōu)化結(jié)果，在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí)，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開(kāi)發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對(duì)設(shè)計(jì)進(jìn)行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時(shí)、線延時(shí)等的“時(shí)序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計(jì)，一般需要使用這些專業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計(jì)輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們?cè)谛阅苌细饔兴L(zhǎng)，有的綜合優(yōu)化能力突出，有的仿真模擬功能強(qiáng)，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開(kāi)發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過(guò)設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。 如果設(shè)計(jì)的硬件系統(tǒng)不是很大，對(duì)綜合和仿真的要求不是很高，那么可以在一個(gè)集成的開(kāi)發(fā)環(huán)境中完成整個(gè)設(shè)計(jì)流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì)，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長(zhǎng)來(lái)完成設(shè)計(jì)流程。
上傳時(shí)間： 2013-10-11
上傳用戶：1079836864
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
