AD9289的控制 使用Verilog語(yǔ)言
標(biāo)簽： Verilog 9289 AD 控制
上傳時(shí)間： 2013-08-20
上傳用戶(hù)：15501536189
基于cpld的pwm控制設(shè)計(jì)\r\n采用vhdl.verilog語(yǔ)言設(shè)計(jì)\r\n對(duì)大家比較有用
標(biāo)簽： verilog cpld vhdl pwm
上傳用戶(hù)：sk5201314
很好的幾個(gè)FPGA工程，對(duì)提高FPGA設(shè)計(jì)有一定的幫助（注：代碼為Verilog編寫(xiě)）。
標(biāo)簽： Verilog FPGA 工程 設(shè)計(jì)實(shí)例
上傳時(shí)間： 2013-08-21
上傳用戶(hù)：英雄
基于verilog的fir濾波，并帶matlab仿真
標(biāo)簽： verilog fir 濾波
上傳用戶(hù)：qiaoyue
通過(guò)VERILOG HDL語(yǔ)言使用CPLD連接PS2鍵盤(pán).
標(biāo)簽： VERILOG CPLD HDL PS2
上傳用戶(hù)：1583060504
用verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序，已經(jīng)調(diào)試通過(guò)
標(biāo)簽： verilog 串口 收發(fā) 數(shù)據(jù)
上傳用戶(hù)：lixinxiang
FPGA Verilog,雙向端口的研究,比較全,由ASSIGN和ALWAYS模塊組成,測(cè)試可用
標(biāo)簽： Verilog FPGA
上傳時(shí)間： 2013-08-22
上傳用戶(hù)：longlong12345678
jepg verilog example
標(biāo)簽： example verilog jepg
上傳用戶(hù)：旗魚(yú)旗魚(yú)
這是一個(gè)關(guān)于晶震的一個(gè)verilog 源代碼,希望對(duì)新手有用
標(biāo)簽： verilog 源代碼
上傳時(shí)間： 2013-08-23
上傳用戶(hù)：大灰狼123456
arm9_fpga2_verilog是一個(gè)可以綜合的用verilog寫(xiě)的arm9的ip軟核，對(duì)學(xué)習(xí)arm和FPGA開(kāi)發(fā)有幫助。
標(biāo)簽： verilog fpga arm9 arm
上傳用戶(hù)：xlcky
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
