這個封裝庫比較雜，包含除電阻電容電感以外的，我們常用的一些電子元器件。電池：CR1220和CR2032;貼片磁珠；整流橋:種類很齊全；保險管：貼片和直插均有；晶振：直插HC49、2*6、3*8等圓柱形，貼片0705等40種規(guī)格晶振；繼電器：包括歐姆龍和松下一些常用的型號的繼電器共36種，這個很難得的；變壓器：EI35RJ11和RJ45網(wǎng)口；sd卡座；USB座：A,B,C型都有；撥碼開關和按鍵：共90多種封裝形式；
上傳時間： 2022-04-25
上傳用戶：canderile
主要內(nèi)容介紹 Allegro 如何載入 Netlist，進而認識新式轉(zhuǎn)法和舊式轉(zhuǎn)法有何不同及優(yōu)缺點的分析，透過本章學習可以對 Allegro 和 Capture 之間的互動關係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉(zhuǎn)入動作只是針對由 Capture（線路圖部分）產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（Layout部分）1． 在 OrCAD Capture 中設計好線路圖。2． 然後由 OrCAD Capture 產(chǎn)生 Netlist（annotate 是在進行線路圖根據(jù)第五步產(chǎn)生的資料進行編改）。 3． 把產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（layout 工作系統(tǒng)）。 4． 在 Allegro 中進行 PCB 的 layout。 5． 把在 Allegro 中產(chǎn)生的 back annotate（Logic）轉(zhuǎn)出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉(zhuǎn)入 OrCAD Capture 裏進行回編。
上傳時間： 2022-04-28
上傳用戶：kingwide
Altera(Intel)_MAX10_10M02SCU169開發(fā)板資料硬件參考設計+邏輯例程.QM_MAX10_10M02SCU169開發(fā)板主要特征參數(shù)如下所示：? 主控CPLD：10M02SCU169C8G；? 主控CPLD外部時鐘源頻率：50MHz；? 10M02SCU169C8G芯片內(nèi)部自帶豐富的Block RAM資源；? 10M02SCU169C8G芯片邏輯單元數(shù)為2K LE；? QM_MAX10_10M02SCU169開發(fā)板板載Silicon Labs的CP2102芯片來實現(xiàn)USB轉(zhuǎn)串口功能；? QM_MAX10_10M02SCU169開發(fā)板板載MP2359高效率DC/DC提供CPLD芯片工作的3.3V電源；? QM_MAX10_10M02SCU169開發(fā)板引出了兩排50p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM_MAX10_10M02SCU169開發(fā)板引出了芯片的3路按鍵用于測試；? QM_MAX10_10M02SCU169開發(fā)板引出了芯片的3路LED用于測試；? QM_MAX10_10M02SCU169開發(fā)板引出了芯片的JTAG調(diào)試端口，采用雙排10p、2.54mm的排針；
上傳時間： 2022-05-11
上傳用戶：
Altera(Intel)_Cyclone10_10CL006開發(fā)板資料硬件參考設計+邏輯例程。QM_Cyclone10_10CL006開發(fā)板主要特征參數(shù)如下所示：? 主控FPGA：10CL006YU256C8G；? 主控FPGA外部時鐘源頻率：50MHz；? 10CL006YU256C8G芯片內(nèi)部自帶豐富的Block RAM資源；? 10CL006YU256C8G芯片邏輯單元數(shù)為6K LE；? QM_Cyclone10_10CL006開發(fā)板板載MP2359高效率DC/DC提供FPGA芯片工作的3.3V電源；? QM_Cyclone10_10CL006開發(fā)板引出了兩排64p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM_Cyclone10_10CL006開發(fā)板引出了芯片的3路按鍵用于測試；? QM_Cyclone10_10CL006開發(fā)板引出了芯片的2路LED用于測試；? QM_Cyclone10_10CL006開發(fā)板引出了芯片的JTAG調(diào)試端口，采用雙排10p、2.54mm的排針；
上傳時間： 2022-05-11
上傳用戶：qingfengchizhu
Artix-7 XC7A35T-DDR3開發(fā)板資料硬件參考設計資料QM_ XC7A35T開發(fā)板主要特征參數(shù)如下所示：? 主控FPGA：XC7A35T-1FTG256C；? 主控FPGA外部時鐘源頻率：50MHz；? XC7A35T-1FTG256C芯片內(nèi)部自帶豐富的Block RAM資源，達到了1,800kb；? XC7A35T-1FTG256C芯片邏輯單元數(shù)為33,280；? QM _XC7A35T板載N25Q064A SPI Flash芯片，8MB(64Mbit)的存儲容量；? QM _XC7A35T板載256MB鎂光的DDR3存儲器，型號為MT41K128M16JT-125:K；? QM _XC7A35T提供核心板芯片工作的3.3V電源，有一路3.3V的LED電源指示燈，板載高性能DC/DC芯片給FPGA 1.0V Core電壓，DDR3 1.5V電壓供電以及VDD_AUX的1.8V電壓；? QM _XC7A35T引出了兩排2x32p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM _XC7A35T引出了芯片的2路按鍵用于測試,其中一路用于PROGROM_B信號編程按鈕；? QM _XC7A35T引出了芯片的3路LED燈用于測試，其中一路LED為FPGA_DONE信號指示燈；? QM _XC7A35T引出了芯片的JTAG調(diào)試端口，采用單排6p、2.54mm間距的排針；
標簽： DDR3
上傳時間： 2022-05-11
上傳用戶：shjgzh
Altera(Intel)_Cyclone_IV_EP4CE15_開發(fā)板資料硬件參考設計+邏輯例程Cyclone IV EP4CE15核心板主要特征參數(shù)如下所示：? 主控FPGA：EP4CE15F23C8N；? 主控FPGA外部時鐘源頻率：50MHz；? EP4CE15F23C8N芯片內(nèi)部自帶豐富的Block RAM資源；? EP4CE15F23C8N芯片邏輯單元數(shù)為15K LE；? Cyclone IV EP4CE15板載W25Q064 SPI Flash芯片，8MB字節(jié)的存儲容量；? Cyclone IV EP4CE15板載Winbond 32MB的SDRAM，型號為W9825G6KH-6；? Cyclone IV EP4CE15核心板板載MP2315高效率DC/DC芯片提供FPGA芯片工作的3.3V電源；? Cyclone IV EP4CE15核心板引出了兩排64p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? Cyclone IV EP4CE15核心板引出了芯片的3路按鍵用于測試；? Cyclone IV EP4CE15核心板引出了芯片的2路LED用于測試；? Cyclone IV EP4CE15核心板引出了芯片的JTAG調(diào)試端口，采用雙排10p、2.54mm的排針；
上傳時間： 2022-05-11
上傳用戶：zhanglei193
安裝塌所1、通凰良好少溫策及灰座之塌所。2、雜腐蝕性、引火性氛髓、油急、切削液、切前粉、戴粉等聚境。3、雜振勤的場所。4、雜水氟及踢光直射的場所。1、本距勤器探用自然封流冷御方式正隨安裝方向局垂直站立方式2、在配電箱中需考感溫升情況未連有效散熟及冷御效果需保留足豹的空固以取得充分的空氟。3、如想要使控制箱內(nèi)溫度連到一致需增加凰扇等散熱毅倩。4、組裝睛廊注意避免贊孔屑及其他翼物掉落距勤器內(nèi)。5、安裝睛請硫資以M5螺練固定。6、附近有振勤源時請使用振勤吸收器防振橡腥來作腐噩勤器的防振支撐。7、勤器附近有大型磁性陰嗣、熔接樓等雄部干援源睛，容易使距勤器受外界干攝造成誤勤作，此時需加裝雄部濾波器。但雍訊濾波器舍增加波漏電流，因此需在愿勤器的輸入端裝上經(jīng)緣羹愿器（Transformer）。*配象材料依照使用電象規(guī)格]使用。*配象的喪度：指令輸入象3公尺以內(nèi)。編碼器輸入綜20公尺以內(nèi)。配象時請以最短距薄速接。*硫賞依照操單接象圈配象，未使用到的信貌請勿接出。*局連輸出端（端子U、V、W）要正硫的速接。否則伺服焉速勤作舍不正常。*隔雄綜必須速接在FG端子上。*接地請以使用第3砸接地（接地電阻值腐100Ω以下），而且必須罩黏接地。若希望易速輿械之周腐紀緣狀懲畸，請將連接地。*伺服距勤器的輸出端不要加裝電容器，或遇（突波）吸收器及雅訊濾波器。*裝在控制輸出信號的DC繼電器，其遏（突波）吸收用的二梗溜的方向要速接正硫，否則食造成故障，因而雜法輸出信猶，也可能影馨緊急停止的保渡迎路不座生作用。*腐了防止雍部造成的錯溪勤作，請?zhí)较铝械耐茫赫堅陔娫瓷霞尤虢?jīng)緣雯愿器及雅亂濾波器等裝置。請將勤力緣（雷源象、焉連緣等的蘊雷回路）奧信蔬緣相距30公分以上來配練，不要放置在同一配緣管內(nèi)。
標簽： tsda
上傳時間： 2022-05-28
上傳用戶：zhanglei193
ISO 26262《道路車輛功能安全》國際標準是針對總重不超過3.5噸八座乘用車，以安全相關電子電氣系統(tǒng)的特點所制定的功能安全標準，基于IEC 61508《安全相關電氣/電子/可編程電子系統(tǒng)功能安全》制定，在2011年11月15日正式發(fā)布。ISO 26262是史上第一個適用于大批量量產(chǎn)產(chǎn)品的功能安全（Functional Safety）標準。特別需要注意的是，ISO 26262僅針對安全相關電子電氣系統(tǒng)，包含電機、電子與軟件零件，不應用于非電子電氣系統(tǒng)（如機械、液壓等）。功能安全之設計議題在汽車領域已被重視，因其關系人員安全與公司商譽等問題，透過危害分析與風險評估（Hazard Analysis & Risk Assessment，HARA）及V模型設計架構(gòu)，使功能安全需求等級得到一致性的分析結(jié)果，以利汽車電子系統(tǒng)之生命周期考慮到所需失效防止技術與管理要求，并借由設計開發(fā)、查證（Verification）及確認（Validation）等能力成熟度模型集成（CMMI-DEV）流程加以實現(xiàn)，使得產(chǎn)品之功能安全符合所需汽車安全完整性等級（ASIL）。
上傳時間： 2022-05-30
上傳用戶：
ISO 26262《道路車輛功能安全》國際標準是針對總重不超過3.5噸八座乘用車，以安全相關電子電氣系統(tǒng)的特點所制定的功能安全標準，基于IEC 61508《安全相關電氣/電子/可編程電子系統(tǒng)功能安全》制定，在2011年11月15日正式發(fā)布。ISO 26262是史上第一個適用于大批量量產(chǎn)產(chǎn)品的功能安全（Functional Safety）標準。特別需要注意的是，ISO 26262僅針對安全相關電子電氣系統(tǒng)，包含電機、電子與軟件零件，不應用于非電子電氣系統(tǒng)（如機械、液壓等）。功能安全之設計議題在汽車領域已被重視，因其關系人員安全與公司商譽等問題，透過危害分析與風險評估（Hazard Analysis & Risk Assessment，HARA）及V模型設計架構(gòu)，使功能安全需求等級得到一致性的分析結(jié)果，以利汽車電子系統(tǒng)之生命周期考慮到所需失效防止技術與管理要求，并借由設計開發(fā)、查證（Verification）及確認（Validation）等能力成熟度模型集成（CMMI-DEV）流程加以實現(xiàn)，使得產(chǎn)品之功能安全符合所需汽車安全完整性等級（ASIL）。
上傳時間： 2022-05-30
上傳用戶：
ISO 26262《道路車輛功能安全》國際標準是針對總重不超過3.5噸八座乘用車，以安全相關電子電氣系統(tǒng)的特點所制定的功能安全標準，基于IEC 61508《安全相關電氣/電子/可編程電子系統(tǒng)功能安全》制定，在2011年11月15日正式發(fā)布。ISO 26262是史上第一個適用于大批量量產(chǎn)產(chǎn)品的功能安全（Functional Safety）標準。特別需要注意的是，ISO 26262僅針對安全相關電子電氣系統(tǒng)，包含電機、電子與軟件零件，不應用于非電子電氣系統(tǒng)（如機械、液壓等）。功能安全之設計議題在汽車領域已被重視，因其關系人員安全與公司商譽等問題，透過危害分析與風險評估（Hazard Analysis & Risk Assessment，HARA）及V模型設計架構(gòu)，使功能安全需求等級得到一致性的分析結(jié)果，以利汽車電子系統(tǒng)之生命周期考慮到所需失效防止技術與管理要求，并借由設計開發(fā)、查證（Verification）及確認（Validation）等能力成熟度模型集成（CMMI-DEV）流程加以實現(xiàn)，使得產(chǎn)品之功能安全符合所需汽車安全完整性等級（ASIL）。
上傳時間： 2022-05-30
上傳用戶：得之我幸78
