FPGA 數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航 經(jīng)典FPGA實(shí)戰(zhàn)應(yīng)用
標(biāo)簽： FPGA 數(shù)字電子 開發(fā)實(shí)例 導(dǎo)航
上傳時(shí)間： 2013-11-12
上傳用戶：chenbhdt
以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用極少的硬件資源實(shí)現(xiàn)了可重構(gòu)信號(hào)源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成，利用 SOPC技術(shù)，在一片 FPGA 芯片上實(shí)現(xiàn)了整個(gè)信號(hào)源的硬件開發(fā)平臺(tái)，達(dá)到既簡化電路設(shè)計(jì)、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。
標(biāo)簽： FPGA DDS IP核 設(shè)計(jì)方案
上傳時(shí)間： 2013-11-06
上傳用戶：songkun
用VerilogHDL實(shí)現(xiàn)基于FPGA的通用分頻器的設(shè)計(jì)
標(biāo)簽： VerilogHDL FPGA 分頻器
上傳時(shí)間： 2013-10-28
上傳用戶：xiaoxiang
基于FPGA的小數(shù)分頻實(shí)現(xiàn)方法
標(biāo)簽： FPGA 小數(shù)分頻 實(shí)現(xiàn)方法
上傳時(shí)間： 2013-10-11
上傳用戶：jiangxiansheng
基于FPGA的調(diào)制和解調(diào)的數(shù)字信號(hào)有多種,包括2ASK、2FSK、2PSK等,文中介紹了2FSK信號(hào)的調(diào)制與解調(diào),以及該信號(hào)的功率譜。最后提供驗(yàn)證結(jié)果,證明仿真結(jié)果符合要求。
標(biāo)簽： FPGA 2FSK 數(shù)字信號(hào) 調(diào)制解調(diào)
上傳時(shí)間： 2013-10-29
上傳用戶：caozhizhi
通過Xilinx Spartan-6 FPGA 的Multiboot特性,允許用戶一次將多個(gè)配置文件下載入Flash中,根據(jù)不同時(shí)刻的需求,在不掉電重啟的情況下,從中選擇一個(gè)來重配置FPGA,實(shí)現(xiàn)不同功能,提高器件利用率,增加系統(tǒng)安全性,降低系統(tǒng)成本。
標(biāo)簽： Xilinx-Spartan MultiBoot FPGA
上傳時(shí)間： 2013-11-04
上傳用戶：z1191176801
Alter FPGA的設(shè)計(jì)流程以及DSP設(shè)計(jì).
標(biāo)簽： Alter FPGA DSP 設(shè)計(jì)流程
上傳時(shí)間： 2013-11-13
上傳用戶：caixiaoxu26
賽靈思采用專為 FPGA 定制的芯片制造工藝和創(chuàng)新型統(tǒng)一架構(gòu)，讓 7 系列 FPGA 的功耗較前一代器件降低一半以上。
標(biāo)簽： FPGA 賽靈思 功耗 減
上傳時(shí)間： 2013-11-18
上傳用戶：liaofamous
本白皮書介紹了有關(guān)賽靈思 28 nm 7 系列 FPGA 功耗的幾個(gè)方面，其中包括臺(tái)積電 28nm高介電層金屬閘 (HKMG) 高性能低功耗（28nm HPL 或 28 HPL）工藝的選擇。
標(biāo)簽： FPGA 28 nm 賽靈思
上傳時(shí)間： 2013-10-27
上傳用戶：giraffe
實(shí)時(shí)電話計(jì)費(fèi)系統(tǒng)是企業(yè)、事業(yè)單位信息管理的一個(gè)重要組成部分。介紹了一種用FPGA器件實(shí)現(xiàn)電話計(jì)費(fèi)系統(tǒng)的方法，并給出了設(shè)計(jì)框圖和詳細(xì)設(shè)計(jì)過程。設(shè)計(jì)采用Veriiog_HDL硬件語言。
標(biāo)簽： FPGA 電話計(jì)費(fèi)器
上傳用戶：葉山豪
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
