亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

SdrAM

同步動(dòng)態(tài)隨機(jī)存取內(nèi)存（synchronousdynamicrandom-accessmemory，簡稱SdrAM）是有一個(gè)同步接口的動(dòng)態(tài)隨機(jī)存取內(nèi)存（DRAM）。通常DRAM是有一個(gè)異步接口的，這樣它可以隨時(shí)響應(yīng)控制輸入的變化。而SdrAM有一個(gè)同步接口，在響應(yīng)控制輸入前會(huì)等待一個(gè)時(shí)鐘信號(hào)，這樣就能和計(jì)算機(jī)的系統(tǒng)總線同步。時(shí)鐘被用來驅(qū)動(dòng)一個(gè)有限狀態(tài)機(jī)，對(duì)進(jìn)入的指令進(jìn)行管線(Pipeline)操作。這使得SdrAM與沒有同步接口的異步DRAM(asynchronouSdrAM)相比，可以有一個(gè)更復(fù)雜的操作模式。

  • 基于EPM1240的SdrAM控制器的設(shè)計(jì)

    通過設(shè)計(jì)基于CPLD 的SdrAM 控制器接口，可以在STM系列、ARM系列、STC系列等單片機(jī)和DSP等微處理器的外部連接SdrAM，增加系統(tǒng)的存儲(chǔ)空間。

    標(biāo)簽： SdrAM 1240 EPM 控制器

    上傳時(shí)間： 2013-11-14

    上傳用戶：feifei0302

  • SdrAM內(nèi)存詳解

    雖然目前SdrAM內(nèi)存條價(jià)格已經(jīng)接底線，內(nèi)存開始向DDR和Rambus內(nèi)存過渡。但是由于DDR內(nèi)存是在SdrAM基礎(chǔ)上發(fā)展起來的，所以詳細(xì)了解SdrAM內(nèi)存的接口和主板設(shè)計(jì)方法對(duì)于設(shè)計(jì)基于DDR內(nèi)存的主板不無裨益。

    標(biāo)簽： SdrAM 內(nèi)存

    上傳時(shí)間： 2013-11-06

    上傳用戶：yelong0614

  • 利用FPGA實(shí)現(xiàn)SdrAM控制器的設(shè)計(jì)

    FPGA的應(yīng)用，SdrAM

    標(biāo)簽： SdrAM FPGA 控制器

    上傳時(shí)間： 2013-12-19

    上傳用戶：daguogai

  • 基于FPGA的DDR2 SdrAM存儲(chǔ)器用戶接口設(shè)計(jì)

    使用功能強(qiáng)大的FPGA來實(shí)現(xiàn)一種DDR2 SdrAM存儲(chǔ)器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 SdrAM的存儲(chǔ)控制器，由于該公司出產(chǎn)的這種存儲(chǔ)控制器具有很高的效率，使用也很廣泛，可知本設(shè)計(jì)具有很大的使用前景。本設(shè)計(jì)通過采用多路高速率數(shù)據(jù)讀寫操作仿真驗(yàn)證，可知其完全可以滿足時(shí)序要求，由綜合結(jié)果可知其使用邏輯資源很少，運(yùn)行速率很高，基本可以滿足所有設(shè)計(jì)需要。

    標(biāo)簽： SdrAM FPGA DDR2 存儲(chǔ)器

    上傳時(shí)間： 2013-10-14

    上傳用戶：zxh122

  • SdrAM Controller

    SdrAM Controller

    標(biāo)簽： Controller SdrAM

    上傳時(shí)間： 2015-01-01

    上傳用戶：asdstation

  • SdrAM與DDR布線指南

    SdrAM與DDR布線指南

    標(biāo)簽： SdrAM DDR 布線

    上傳時(shí)間： 2013-11-18

    上傳用戶：1142895891

  • ref sdr SdrAM vhdl代碼

    ref-sdr-SdrAM-vhdl代碼 SDR SdrAM Controller v1.1 readme.txt This readme file for the SDR SdrAM Controller includes information that was not incorporated into the SDR SdrAM Controller White Paper v1.1. The PLL is targeted at APEX(TM) devices. Please regenerate for your chosen architecture. Last updated September, 2002 Copyright ?2002 Altera Corporation. All rights reserved.

    標(biāo)簽： SdrAM vhdl ref sdr

    上傳時(shí)間： 2013-10-23

    上傳用戶：半熟1994

  • SdrAM原理及應(yīng)用

    一篇簡單的SdrAM的介紹文檔

    標(biāo)簽： SdrAM

    上傳時(shí)間： 2013-10-17

    上傳用戶：cicizoe

  • SdrAM的verilog的源碼實(shí)現(xiàn)

    SdrAM的verilog的源碼實(shí)現(xiàn)

    標(biāo)簽： verilog SdrAM 源碼

    上傳時(shí)間： 2015-01-09

    上傳用戶：huangld

  • Xilinx SdrAM控制器VHDL源代碼

    Xilinx SdrAM控制器VHDL源代碼

    標(biāo)簽： Xilinx SdrAM VHDL 控制器

    上傳時(shí)間： 2014-01-14

    上傳用戶：gdgzhym

主站蜘蛛池模板： 葫芦岛市| 灯塔市| 金川县| 积石山| 平邑县| 乐清市| 九台市| 台前县| 肥东县| 永福县| 香格里拉县| 龙胜| 同心县| 芒康县| 古交市| 肥西县| 习水县| 永宁县| 庄河市| 平遥县| 安宁市| 常德市| 永福县| 赣州市| 古田县| 成安县| 长春市| 溆浦县| 新宁县| 绥棱县| 新邵县| 乌拉特中旗| 班戈县| 鄂托克旗| 黔西| 乐清市| 浦江县| 沅陵县| 广饶县| 商丘市| 荥阳市|