亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

R-QAM

  • 用CPLD設(shè)計(jì)實(shí)現(xiàn)一個具有預(yù)置數(shù)的數(shù)字鐘

    本設(shè)計(jì)要實(shí)現(xiàn)一個具有預(yù)置數(shù)的數(shù)字鐘的設(shè)計(jì),具體要求如下:\r\n1. 正確顯示年、月、日 \r\n2. 正確顯示時(shí)、分、秒 \r\n3. 具有校時(shí),整點(diǎn)報(bào)時(shí)和秒表功能 \r\n4. 進(jìn)行系統(tǒng)模擬仿真和下載編程實(shí)驗(yàn),驗(yàn)證系統(tǒng)的正確性 \r\n

    標(biāo)簽： CPLD 設(shè)計(jì)實(shí)現(xiàn) 數(shù)字 預(yù)置數(shù)

    上傳時(shí)間： 2013-09-01

    上傳用戶：ysjing

  • FPGA很有價(jià)值的27個實(shí)例

    FPGA很有價(jià)值的27實(shí)例.rar\r\n包括 LED控制VHDL程序與仿真 2004.8修改.doc；\r\nLED控制VHDL程序與仿真；\r\nLCD控制VHDL程序與仿真 2004.8修改；\r\nLCD控制VHDL程序與仿真；\r\nADC0809 VHDL控制程序；\r\nTLC5510 VHDL控制程序；\r\nDAC0832 接口電路程序；\r\nTLC7524接口電路程序； \r\nURAT VHDL程序與仿真； \r\nASK調(diào)制與解調(diào)VHDL程序及仿真；\r\nFSK調(diào)制與解調(diào)VHD

    標(biāo)簽： FPGA 價(jià)值

    上傳時(shí)間： 2013-09-01

    上傳用戶：wqxstar

  • 如何高效編寫fpga代碼

    這是一本介紹如何高效編寫fpga，\r\n用少量的資源完成復(fù)扎的結(jié)構(gòu)，\r\n很不錯，也很詳細(xì)，可以說很經(jīng)典。

    標(biāo)簽： fpga 編寫 代碼

    上傳時(shí)間： 2013-09-01

    上傳用戶：清山綠水

  • 基于FPGA的PCI總線接口的設(shè)計(jì)方案

    基于FPGA的PCI總線接口的設(shè)計(jì)方案\r\n~！

    標(biāo)簽： FPGA PCI 總線接口 設(shè)計(jì)方案

    上傳時(shí)間： 2013-09-01

    上傳用戶：heart520beat

  • CPLD源碼 達(dá)芬奇開發(fā)套件

    CPLD源碼 達(dá)芬奇開發(fā)套件 很好 \r\n查詢更多詞典\r\n搜索因特網(wǎng)

    標(biāo)簽： CPLD 源碼 開發(fā)套件 達(dá)芬奇

    上傳時(shí)間： 2013-09-01

    上傳用戶：pei5

  • 制作CPLD電路實(shí)驗(yàn)板的方法及步驟

    本文詳細(xì)介紹了制作電路板的方法及步驟.\r\n實(shí)驗(yàn)板的功能\r\n這個實(shí)驗(yàn)板可以做如下實(shí)驗(yàn)：\r\n1．可以進(jìn)行運(yùn)算器（加、減、乘和除法）、比較器、譯碼器、編碼器、選擇器、分配器和一般組合電路的實(shí)驗(yàn)\r\n2．可以進(jìn)行觸發(fā)器、寄存器、計(jì)數(shù)器和一般時(shí)序電路的實(shí)驗(yàn)\r\n3．可以進(jìn)行頻率計(jì)電路、時(shí)鐘電路、計(jì)時(shí)電路、交通燈等復(fù)雜數(shù)字系統(tǒng)的實(shí)驗(yàn)\r\n4．加擴(kuò)展板可以進(jìn)行A/D、D/A、串行E2ROM和8031單片機(jī)等方面的實(shí)驗(yàn)\r\n

    標(biāo)簽： CPLD 電路 實(shí)驗(yàn)板

    上傳時(shí)間： 2013-09-01

    上傳用戶：吾學(xué)吾舞

  • RSA密碼芯片的FPGA實(shí)現(xiàn)

    RSA密碼芯片的FPGA實(shí)現(xiàn)\r\n請有需要的人來下載

    標(biāo)簽： FPGA RSA 密碼芯片

    上傳時(shí)間： 2013-09-01

    上傳用戶：tangsiyun

  • dsp下載器cpld程序

    dsp下載器cpld程序\r\n感興趣的朋友可以下來

    標(biāo)簽： cpld dsp 下載器 程序

    上傳時(shí)間： 2013-09-02

    上傳用戶：tedo811

  • VHDL語言編寫的FIR濾波器源碼

    VHDL語言編寫的FIR濾波器源碼\r\n對于嵌入式設(shè)計(jì)者有很好的指導(dǎo)作用\r\n

    標(biāo)簽： VHDL FIR 語言 編寫

    上傳時(shí)間： 2013-09-03

    上傳用戶：kaje

  • 介紹了FPGA設(shè)計(jì)全流程

    介紹了FPGA設(shè)計(jì)全流程\r\n和一些簡單的例子

    標(biāo)簽： FPGA 流程

    上傳時(shí)間： 2013-09-03

    上傳用戶：xiaowei314

主站蜘蛛池模板： 长治县| 门头沟区| 元谋县| 普兰县| 成都市| 太保市| 津南区| 河源市| 始兴县| 衡南县| 柘城县| 扶绥县| 江川县| 东山县| 南澳县| 萝北县| 屏山县| 大洼县| 沙雅县| 嘉定区| 三穗县| 福建省| 南木林县| 东安县| 台北市| 建平县| 濮阳市| 视频| 甘肃省| 长武县| 新竹市| 新巴尔虎左旗| 阜新| 交城县| 柞水县| 宣汉县| 汶上县| 商都县| 泌阳县| 白山市| 东台市|