對弓網(wǎng)故障的檢測是當(dāng)今列車檢測的一項(xiàng)重要任務(wù)。原始故障視頻圖像具有極大的數(shù)據(jù)量，使實(shí)時(shí)存儲和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當(dāng)大，需要采用先進(jìn)的視頻編解碼協(xié)議進(jìn)行處理，進(jìn)而實(shí)現(xiàn)檢測現(xiàn)場的實(shí)時(shí)監(jiān)控。 @@ H．264/AVC(Advanced Video Coding)作為MPEG-4的第10部分，因其具有超高的壓縮效率、極好的網(wǎng)絡(luò)親和性，而被廣泛研究與應(yīng)用。H．264/AVC采用了先進(jìn)的算法，主要有整數(shù)變換、1/4像素精度插值、多模式幀間預(yù)測、抗塊效應(yīng)濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog，以紅色颶風(fēng) II開發(fā)板作為硬件平臺，在開發(fā)工具QUARTUSII 6．0和MODELSIM_SE 6．1B環(huán)境中完成軟核的設(shè)計(jì)與仿真驗(yàn)證。以Altera公司的CycloneII FPGA(Field ProgRAMmable Gate Array)EP2C35F484C8作為核心芯片，實(shí)現(xiàn)視頻圖像采集、存儲、顯示以及實(shí)現(xiàn)H．264/AVC部分算法的基本系統(tǒng)。 @@ FPGA以其設(shè)計(jì)靈活、高速、具有豐富的布線資源等特性，逐漸成為許多系統(tǒng)設(shè)計(jì)的首選，尤其是與Verilog和VHDL等語言的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計(jì)方法，加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 @@ 本文首先分析了FPGA的特點(diǎn)、設(shè)計(jì)流程、verilog語言等，然后對靜態(tài)圖像及視頻圖像的編解碼進(jìn)行詳細(xì)的分析，比如H．264/AVC中的變換、量化、熵編碼等：并以JM10．2為平臺，運(yùn)用H．264/AVC算法對視頻序列進(jìn)行大量的實(shí)驗(yàn)，對不同分辨率、量化步長、視頻序列進(jìn)行編解碼以及對結(jié)果進(jìn)行分析。接著以紅色颶風(fēng)II開發(fā)板為平臺，進(jìn)行視頻圖像的采集存儲、顯示分析，其中詳細(xì)分析了SAA7113的配置、CCD信號的A/D轉(zhuǎn)換、I2C總線、視頻的數(shù)字化ITU-R BT．601標(biāo)準(zhǔn)介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設(shè)計(jì)；最后運(yùn)用verilog語言實(shí)現(xiàn)H．264/AVC部分算法，并進(jìn)行功能仿真，得到預(yù)計(jì)的效果。 @@ 本文實(shí)現(xiàn)了整個(gè)視頻信號的采集存儲、顯示流程，詳細(xì)研究了H．264/AVC算法，并運(yùn)用硬件語言實(shí)現(xiàn)了部分算法，對視頻編解碼芯片的設(shè)計(jì)具有一定的參考價(jià)值。 @@關(guān)鍵詞：FPGA；H．264/AVC；視頻；verilog；編解碼
上傳時(shí)間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
擴(kuò)頻通信，即擴(kuò)展頻譜通信技術(shù)(Spread Spectrum Communication)，它與光纖通信、衛(wèi)星通信一同被譽(yù)為進(jìn)入信息時(shí)代的三大高技術(shù)通信傳輸方式。 擴(kuò)頻通信是將待傳送的信息數(shù)據(jù)用偽隨機(jī)編碼序列，也即擴(kuò)頻序列(SpreadSequence)調(diào)制，實(shí)現(xiàn)頻譜擴(kuò)展后再進(jìn)行傳輸。接收端則采用相同的編碼進(jìn)行解調(diào)及相關(guān)處理，恢復(fù)出原始信息數(shù)據(jù)。 擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗人為干擾，抗窄帶干擾，抗多徑干擾的能力，并具有信息隱蔽、多址保密通信等特點(diǎn)。 現(xiàn)場可編輯門陣列FPGA(Field ProgRAMmable Gate Array)提供了極強(qiáng)的靈活性，可讓設(shè)計(jì)者開發(fā)出滿足多種標(biāo)準(zhǔn)的產(chǎn)品。FPGA所固有的靈活性和性能也可讓設(shè)計(jì)者緊跟新標(biāo)準(zhǔn)的變化，并能提供可行的方法來滿足不斷變化的標(biāo)準(zhǔn)要求。 EDA 工具的出現(xiàn)使用戶在對FPGA設(shè)計(jì)的輸入、綜合、仿真時(shí)非常方便。EDA打破了軟硬件之間最后的屏障，使軟硬件工程師們有了真正的共同語言，使目前一切仍處于計(jì)算機(jī)輔助設(shè)計(jì)(CAD)和規(guī)劃的電子設(shè)計(jì)活動產(chǎn)生了實(shí)在的設(shè)計(jì)實(shí)體論文對擴(kuò)頻通信系統(tǒng)和FPGA設(shè)計(jì)方法進(jìn)行了相關(guān)研究，并且用Altera公司的最新的FPGA開發(fā)平臺QuartusII實(shí)現(xiàn)了一個(gè)基帶擴(kuò)頻通信系統(tǒng)的發(fā)送端部分，最后用軟件Protel99SE設(shè)計(jì)了相應(yīng)的硬件電路。 該系統(tǒng)的設(shè)計(jì)主要分為兩個(gè)部分。第一部分是用QuartusII軟件設(shè)計(jì)了系統(tǒng)的VHDL語言描述代碼，并對系統(tǒng)中每個(gè)模塊和整個(gè)系統(tǒng)進(jìn)行相應(yīng)的功能仿真和時(shí)序時(shí)延仿真；第二部分是設(shè)計(jì)了以FPGA芯片EP1C3T144C8N為核心的系統(tǒng)硬件電路，并進(jìn)行了相關(guān)測試，完成了預(yù)定的功能。
上傳時(shí)間： 2013-07-26
上傳用戶：15679277906
信號與信息處理是信息科學(xué)中近幾年來發(fā)展最為迅速的學(xué)科之一,隨著片上系統(tǒng)(SOC,System On Chip)時(shí)代的到來,FPGA正處于革命性數(shù)字信號處理的前沿。基于FPGA的設(shè)計(jì)可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復(fù)制、元器件和開發(fā)成本進(jìn)一步降低、開發(fā)時(shí)間也大大縮短等優(yōu)點(diǎn)。然而,FPGA器件是基于SRAM結(jié)構(gòu)的編程工藝,掉電后編程信息立即丟失,每次加電時(shí),配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設(shè)計(jì)中具有極其重要的價(jià)值,這也給用于可編程邏輯器件編程的配置接口電路和實(shí)驗(yàn)開發(fā)設(shè)備提出了更高的要求。 本論文基于IEEE1149.1標(biāo)準(zhǔn)和USB2.0技術(shù),完成了FPGA配置接口電路及實(shí)驗(yàn)開發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)。作者在充分理解IEEE1149.1標(biāo)準(zhǔn)和USB技術(shù)原理的基礎(chǔ)上,針對Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對其內(nèi)部工作原理及工作時(shí)序進(jìn)行測試與詳細(xì)分析,完成了基于USB配置接口的FPGA芯片開發(fā)實(shí)驗(yàn)電路的完整軟硬件設(shè)計(jì)及功能時(shí)序仿真。作者最后進(jìn)行了軟硬件調(diào)試,完成測試與驗(yàn)證,實(shí)現(xiàn)了對Altera系列PLD的配置功能及實(shí)驗(yàn)開發(fā)板的功能。 本文討論的USB下載接口電路被驗(yàn)證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無須在主機(jī)端另行設(shè)計(jì)通信軟件,其兼容性較現(xiàn)有設(shè)計(jì)有所提高。由于PLD(ProgRAMmable Logic Device)廠商對其知識產(chǎn)權(quán)嚴(yán)格保密,使得基于USB接口的配置電路應(yīng)用受到很大限制,同時(shí)也加大了自行對其進(jìn)行開發(fā)設(shè)計(jì)的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設(shè)計(jì)的基于USB下載接口電路及FPGA實(shí)驗(yàn)開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢。從成本來看,本設(shè)計(jì)的USB配置接口電路及FPGA實(shí)驗(yàn)開發(fā)板與其同類產(chǎn)品相比有較強(qiáng)的競爭力。
上傳時(shí)間： 2013-04-24
上傳用戶：lingduhanya
根據(jù)交通部公布的數(shù)據(jù)，交通事故呈逐年上升趨勢，交通事故不僅給公民的財(cái)產(chǎn)造成了損失，而且給公民的人身安全也會造成威脅。因此如何更好地避免交通事故成為一個(gè)焦點(diǎn)課題，汽車安全系統(tǒng)更是成為汽車生產(chǎn)商和研究機(jī)構(gòu)的研究熱點(diǎn)。 當(dāng)前汽車安全系統(tǒng)有兩大種類：一是被動式安全系統(tǒng)。例如：安全帶，安全氣囊等。二是主動式安全系統(tǒng)。主動安全系統(tǒng)又分為主動被動式和主動自動式。前者有ABS等。后者有汽車自動防撞系統(tǒng)和倒車?yán)走_(dá)等。 本文采用激光測距系統(tǒng)，開發(fā)一種汽車在高速公路上行駛的主動式防撞系統(tǒng)，本文的重點(diǎn)是開發(fā)測距預(yù)警系統(tǒng)，采用專門的激光測距芯片和接收芯片，并采用FPGA(Filed ProgRAMmable Gate Array)作為主控芯片，對前車進(jìn)行有效的監(jiān)控，根據(jù)檢測得到的數(shù)據(jù)，實(shí)時(shí)提出建議和報(bào)警，提醒駕駛員減速或者采取制動措施，從而達(dá)到預(yù)防追尾碰撞的目的。本文工作主要有以下幾個(gè)方面： 1) 在比較分析激光、雷達(dá)和毫米波等測距方法的基礎(chǔ)上，根據(jù)市場需求及潛在用戶分析，確定采用激光脈沖測距方式。針對激光脈沖測距存在的技術(shù)難題，提出以FPGA作為系統(tǒng)核心控制模塊的測距系統(tǒng)設(shè)計(jì)方案。 2) 根據(jù)對車載動態(tài)測距系統(tǒng)測量精度、測量頻率和測量范圍的基本要求，結(jié)合脈沖激光測距的特點(diǎn)，提出采用多頭脈沖激光測距和多周期脈沖測量的技術(shù)方案。該方案可有效提高系統(tǒng)測距精度和測量范圍，降低系統(tǒng)成本。 3) 基于上述方案，完成了基于FPGA的多頭脈沖激光測距系統(tǒng)的各功能模塊的詳細(xì)設(shè)計(jì)、功能仿真、綜合優(yōu)化及板級測試實(shí)驗(yàn)。實(shí)驗(yàn)表明，各主要功能模塊基本達(dá)到預(yù)期設(shè)計(jì)要求，為測距系統(tǒng)的后期開發(fā)奠定了基礎(chǔ)。 4) 完成了激光測距傳感器外圍光電轉(zhuǎn)換電路、電源轉(zhuǎn)換電路及通訊接口的設(shè)計(jì)、制作、安裝及實(shí)驗(yàn)室調(diào)試。 5) 最后對論文研究工作進(jìn)行了總結(jié)，提出了系統(tǒng)的不足之處和進(jìn)一步研究工作的方向。
標(biāo)簽： FPGA 激光測距系統(tǒng)
上傳時(shí)間： 2013-05-24
上傳用戶：yoleeson
語音編碼技術(shù)始終是語音研究的熱點(diǎn)。語音編碼作為多媒體通信中信息傳輸?shù)囊粋€(gè)重要環(huán)節(jié)，越來越受到廣泛的重視。G729是由美國、法國、日本和加拿大的幾家著名國際電信實(shí)體聯(lián)合開發(fā)的，國際電信聯(lián)盟(ITU-T)于1995年11月正式通過了G729。96年ITU-T又制定了G729的簡化方案G729A，主要降低了計(jì)算的復(fù)雜度以便于實(shí)時(shí)實(shí)現(xiàn)。因其具有良好的合成語音質(zhì)量、適中的復(fù)雜度、較低的時(shí)延等優(yōu)點(diǎn)，G729A標(biāo)準(zhǔn)已被廣泛應(yīng)用在VOIP網(wǎng)關(guān)、IP電話中。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號處理領(lǐng)域的優(yōu)勢，對G729A語音編碼中的線性預(yù)測(LP)濾波器系數(shù)提取的FPGA(現(xiàn)場可編程門陣列，F(xiàn)ield ProgRAMmable Gate Array)實(shí)現(xiàn)進(jìn)行了深入研究。論文首先對語音信號處理及其發(fā)展進(jìn)行介紹，深入討論了G729A語音編解碼技術(shù)。第二，對Altera公司的Stratix系列可編程器件的內(nèi)部結(jié)構(gòu)進(jìn)行了研究，分析了在QuartusII開發(fā)平臺上進(jìn)行FPGA設(shè)計(jì)的流程。第三，基于FPGA，對G729A編碼系統(tǒng)的LP分析部分做了具體設(shè)計(jì)，其中包括自相關(guān)函數(shù)和杜賓(Durbin)遞推兩個(gè)主要功能模塊，并對其工作過程進(jìn)行了詳細(xì)的分析。第四，針對系統(tǒng)所使用的除法運(yùn)算都是商小于1的特點(diǎn)，設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)系統(tǒng)專用的除法器模塊。最后，在Altera FPGA目標(biāo)芯片EP1S30F780C7上，對LP分析系統(tǒng)進(jìn)行了驗(yàn)證，證明了方案的可行性。
上傳時(shí)間： 2013-06-20
上傳用戶：pwcsoft
隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號處理廣泛應(yīng)用于聲納、雷達(dá)、通訊語音處理和圖像處理等領(lǐng)域。快速傅立葉變換(Fast Fourier Transform，F(xiàn)FT)在數(shù)字信號處理系統(tǒng)中起著很重要的作用，F(xiàn)FT 有效地提高了離散傅立葉變換(Discret Fourier Transform，DFT)的運(yùn)算效率。 處理器一般要求具有高速度、高精度、大容量和實(shí)時(shí)處理的性能，而現(xiàn)場可編程門陣列(Field ProgRAMmable Gate Array，F(xiàn)PGA)是近年來迅速發(fā)展起來的新型可編程器件，在處理大規(guī)模數(shù)據(jù)方面，有極大的優(yōu)勢。論文采用了在FPGA中實(shí)現(xiàn)FFT算法的方案。 數(shù)字信號處理板的硬件電路設(shè)計(jì)是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎(chǔ)上，根據(jù)實(shí)時(shí)處理的要求，給出了數(shù)字信號處理板的硬件設(shè)計(jì)方案并對硬件電路的實(shí)現(xiàn)進(jìn)行了分析和說明。 依據(jù)數(shù)字系統(tǒng)的設(shè)計(jì)方法，分別采用基二按時(shí)間抽取FFT算法、基四按時(shí)間抽取FFT算法以及FFT兆核函數(shù)三種方法利用硬件描述語言(VHSICHardware Description Language，VHDL)實(shí)現(xiàn)了1024點(diǎn)的FFT，接著對三種方法進(jìn)行了評估，得出了FPGA完全能滿足處理器的實(shí)時(shí)處理的要求的結(jié)論。然后根據(jù)通用串行總線(Universial Serial Bus，USB)協(xié)議，利用VHDL語言編寫了USB接口芯片ISP1581的固件程序，實(shí)現(xiàn)了設(shè)備的枚舉過程。
上傳時(shí)間： 2013-06-27
上傳用戶：a937518043
FPGA(Field ProgRAMmable Gate Arrays)是目前廣泛使用的一種可編程器件，F(xiàn)PGA的出現(xiàn)使得ASIC(Application Specific Integrated Circuits)產(chǎn)品的上市周期大大縮短，并且節(jié)省了大量的開發(fā)成本。目前FPGA的功能越來越強(qiáng)大，滿足了目前集成電路發(fā)展的新需求，但是其結(jié)構(gòu)同益復(fù)雜，規(guī)模也越來越大，內(nèi)部資源的種類也R益豐富，但同時(shí)也給測試帶來了困難，F(xiàn)PGA的發(fā)展對測試的要求越來越高，對FPGA測試的研究也就顯得異常重要。 本文的主要工作是提出一種開關(guān)盒布線資源的可測性設(shè)計(jì)，通過在FPGA內(nèi)部加入一條移位寄存器鏈對開關(guān)盒進(jìn)行配置編程，使得開關(guān)盒布線資源測試時(shí)間和測試成本減少了99％以上，而且所增加的芯片面積僅僅在5％左右，增加的邏輯資源對FPGA芯片的使用不會造成任何影響，這種方案采用了小規(guī)模電路進(jìn)行了驗(yàn)證，取得了很好的結(jié)果，是一種可行的測試方案。 本文的另一工作是采用一種FPGA邏輯資源的測試算法對自主研發(fā)的FPGA芯片F(xiàn)DP250K的邏輯資源進(jìn)行了嚴(yán)格、充分的測試，從FPGA最小的邏輯單元LC開始，首先得到一個(gè)LC的測試配置，再結(jié)合SLICE內(nèi)部兩個(gè)LC的連接關(guān)系得到一個(gè)SLICE邏輯單元的4種測試配置，并且采用陣列化的測試方案，同時(shí)測試芯片內(nèi)部所有的邏輯單元，使得FPGA內(nèi)部的邏輯資源得完全充分的測試，測試的故障覆蓋率可達(dá)100％，測試配置由配套編程工具產(chǎn)生，測試取得了完滿的結(jié)果。
上傳時(shí)間： 2013-06-11
上傳用戶：唐僧他不信佛
當(dāng)今電子系統(tǒng)的設(shè)計(jì)是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計(jì)，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計(jì)是以知識產(chǎn)權(quán)核(IPCore)為基礎(chǔ)，以硬件描述語言為主要設(shè)計(jì)手段，借助以計(jì)算機(jī)為平臺的EDA工具進(jìn)行的。 本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上，給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計(jì)軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進(jìn)行SOPC(System On a ProgRAMmable Chip)設(shè)計(jì)流程后，依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實(shí)現(xiàn)方案，模塊化的設(shè)計(jì)方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。 在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過程中，用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進(jìn)行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。 基于DSP Builder的開發(fā)功能，調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core，進(jìn)一步提高了開發(fā)效率。 在進(jìn)行編譯、仿真調(diào)試成功后，經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實(shí)現(xiàn)方案。
標(biāo)簽： FPGA 調(diào)制解調(diào)器
上傳時(shí)間： 2013-06-24
上傳用戶：liuchee
如今電力電子電路的控制旨在實(shí)現(xiàn)高頻開關(guān)的計(jì)算機(jī)控制，并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場可編程門陣列器件(Field ProgRAMmable Gate Arrays)是近年來嶄露頭角的一類新型集成電路，它具有簡潔、經(jīng)濟(jì)、高速度、低功耗等優(yōu)勢，又具有全集成化、適用性強(qiáng)，便于開發(fā)和維護(hù)(升級)等顯著優(yōu)點(diǎn)。與單片機(jī)和DSP相比，F(xiàn)PGA的頻率更高、速度更快，這些特點(diǎn)順應(yīng)了電力電子電路的日趨高頻化和復(fù)雜化發(fā)展的需要。因此，在越來越多的領(lǐng)域中FPGA得到了日益廣泛的發(fā)展和應(yīng)用。 本文提出了一種采用現(xiàn)場可編程門陣列(FPGA)器件實(shí)現(xiàn)數(shù)字化變頻調(diào)速控制系統(tǒng)的設(shè)計(jì)方案。該系統(tǒng)能產(chǎn)生三相六路正弦脈寬調(diào)制（SPWM）波形；調(diào)制頻率范圍為0～4KHZ，分7級控制；16位的速度控制分辨率；載波頻率分8級控制，最高可達(dá)24KHZ；系統(tǒng)接口兼容Intel系列和Motorola系列單片機(jī)；該系統(tǒng)控制簡單、精確，易修改，可現(xiàn)場編程；同時(shí)具有脈沖延時(shí)小、最小脈沖刪除、過壓和過流保護(hù)功能等特點(diǎn)，可應(yīng)用于PWM變頻調(diào)速系統(tǒng)的全數(shù)字化控制。文中對方案的實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述，主要包括系統(tǒng)設(shè)計(jì)的理論分析，系統(tǒng)結(jié)構(gòu)設(shè)計(jì)及在FPGA硬件上的實(shí)現(xiàn)，最終驗(yàn)證了該控制系統(tǒng)的可行性和有效性。 數(shù)字化設(shè)計(jì)是本系統(tǒng)的特點(diǎn)，系統(tǒng)最終生成的三相SPWM脈沖是基于三相正弦調(diào)制波和三角載波比較得到的。設(shè)計(jì)時(shí)，充分結(jié)合FPGA器件的結(jié)構(gòu)特點(diǎn)，利用一種改進(jìn)結(jié)構(gòu)的數(shù)字控制振蕩器（NCO）來產(chǎn)生正弦波樣本，在一定程度上解決了傳統(tǒng)NCO產(chǎn)生正弦波的精度和頻率相互制約的問題；把分時(shí)復(fù)用數(shù)字通信原理結(jié)合到系統(tǒng)的設(shè)計(jì)中，設(shè)計(jì)出分時(shí)運(yùn)算電路，使得系統(tǒng)在同步時(shí)鐘下，生成三相正弦調(diào)制波而不影響系統(tǒng)的速度，同三角載波邏輯比較后，最終得到三相SPWM脈沖序列。
標(biāo)簽： FPGA 變頻調(diào)速控制 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-05
上傳用戶：duoshen1989
隨著存儲技術(shù)的迅速發(fā)展，存儲業(yè)務(wù)需求的不斷增長，獨(dú)立的磁盤冗余陣列可利用多個(gè)磁盤并行存取提高存儲系統(tǒng)的性能。磁盤陣列技術(shù)采用硬件和軟件兩種方式實(shí)現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實(shí)現(xiàn)磁盤冗余陣列功能，對系統(tǒng)資源利用率高，節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統(tǒng)資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計(jì)算提高軟件RAID性能。針對RAID5采用FPGA（Field ProgRAMmable Gate Array）技術(shù)實(shí)現(xiàn)RAID控制器硬件設(shè)計(jì)，完成磁盤陣列啟動、數(shù)據(jù)緩存（Cache）以及數(shù)據(jù)XOR校驗(yàn)等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設(shè)計(jì)方案：獨(dú)立微處理器和較大容量的內(nèi)存；實(shí)現(xiàn)RAID級別遷移，在線容量擴(kuò)展，在線數(shù)據(jù)熱備份等高效、用戶可定制的高級RAID功能；利用Virtex-4內(nèi)置硬PowerPC完成RAID服務(wù)器部分配置和管理工作，運(yùn)行Linux操作系統(tǒng)、RAID管理軟件等。控制器既可以作為RAID控制卡在服務(wù)器上使用，也可作為一個(gè)獨(dú)立的系統(tǒng)，成為磁盤陣列的調(diào)試平臺。 隨著集成電路的發(fā)展，芯片的體積越來越小，電路的布局布線密度越來越大，信號的工作頻率也越來越高，高速電路的傳輸線效應(yīng)和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實(shí)現(xiàn)時(shí)分別從疊層設(shè)計(jì)、布局、電源完整性、阻抗匹配和串?dāng)_等方面考慮了信號完整性問題，并基于IBIS（I/O Buffer Information Specification）模型進(jìn)行了信號完整性分析及仿真。
上傳時(shí)間： 2013-04-24
上傳用戶：jeffery
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
