FPGA的uart控制器的verilog源程序,在cyclone II EP2C8Q208上調(diào)試運(yùn)行成功
標(biāo)簽: verilog FPGA uart 控制器
上傳時(shí)間: 2013-08-15
上傳用戶:qazxsw
xilinx fpga 做VGA驅(qū)動(dòng)信號(hào)的Verilog原代碼,ise版本9.2,
標(biāo)簽: Verilog xilinx fpga VGA
上傳時(shí)間: 2013-08-16
上傳用戶:jasson5678
用Verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡單試驗(yàn),可用.沒有經(jīng)過長期驗(yàn)證.做簡單修改即可應(yīng)用!
標(biāo)簽: Verilog FPGA PWM 語言
上傳用戶:梧桐
基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖,已下載實(shí)現(xiàn)\r\n
標(biāo)簽: Verilog FPGA HDL 交通燈
上傳時(shí)間: 2013-08-18
上傳用戶:BOBOniu
有關(guān)verilog的硬件實(shí)現(xiàn)VGA設(shè)計(jì)的代碼。
標(biāo)簽: verilog VGA 硬件實(shí)現(xiàn) 代碼
上傳用戶:ghostparker
基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼,其功能主要有:時(shí)間設(shè)置,時(shí)間顯示,跑表,分頻,日期設(shè)置,日期顯示等
標(biāo)簽: Verilog FPGA HDL 多功能
上傳用戶:問題問題
lab1——FPGA這個(gè)文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實(shí)現(xiàn)
標(biāo)簽: verilog FPGA Hdl 如何使用
上傳用戶:qwe1234
verilog編寫基于fpga的鑒相器模塊
標(biāo)簽: verilog fpga 編寫 模塊
上傳時(shí)間: 2013-08-19
上傳用戶:18752787361
verilog編寫基于fpga的DDS實(shí)現(xiàn)
標(biāo)簽: verilog fpga DDS 編寫
上傳用戶:neu_liyan
verilog編寫基于FPGA的示波器核心實(shí)現(xiàn)
標(biāo)簽: verilog FPGA 編寫 示波器
上傳用戶:huql11633
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1