<small id="sggiu"></small>
用verilog實(shí)現(xiàn)rs232 receiveri
標(biāo)簽： receiveri verilog 232 rs
上傳時(shí)間： 2013-12-23
上傳用戶：bjgaofei
viterbi decoder , use verilog HDL language.
標(biāo)簽： language viterbi decoder verilog
上傳時(shí)間： 2015-10-06
上傳用戶：lili123
許多非常有用的 Verilog 實(shí)例: ADC, FIFO, ADDER, MULTIPLIER 等
標(biāo)簽： MULTIPLIER Verilog ADDER FIFO
上傳用戶：電子世界
verilog testbench preliminary，很有用的
標(biāo)簽： preliminary testbench verilog
上傳時(shí)間： 2013-12-24
上傳用戶：ardager
verilog語言寫的sdram控制器—命令響應(yīng)模塊代碼，經(jīng)過測(cè)試，邏輯正確，可編譯，可綜合
標(biāo)簽： verilog sdram 語言 控制器
上傳時(shí)間： 2015-10-10
上傳用戶：onewq
8251和8055的verilog源碼，可進(jìn)行綜合和仿真，是學(xué)習(xí)SOC的好資料！
標(biāo)簽： verilog 8251 8055 源碼
上傳時(shí)間： 2014-08-24
上傳用戶：lhc9102
KEY INPUT DEBUNCE VERILOG
標(biāo)簽： DEBUNCE VERILOG INPUT KEY
上傳時(shí)間： 2014-12-19
上傳用戶：er1219
verilog編程ps2接口設(shè)計(jì),基于fpga的設(shè)計(jì)
標(biāo)簽： verilog fpga ps2 編程
上傳用戶：diets
預(yù)測(cè)編碼dpcm 的verilog代碼，此文件為V文件
標(biāo)簽： verilog dpcm 編碼 代碼
上傳時(shí)間： 2014-03-07
上傳用戶：ccclll
mips prcessor in Verilog and vhdl
標(biāo)簽： prcessor Verilog mips vhdl
上傳時(shí)間： 2015-10-17
上傳用戶：sxdtlqqjl
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
