用verilog寫的很好的cpu core
標(biāo)簽： verilog core cpu
上傳時間： 2015-04-17
上傳用戶：海陸空653
初學(xué)verilog HDL時 找的好資料 大家共享
標(biāo)簽： verilog HDL 家
上傳時間： 2015-04-19
上傳用戶：wfeel
一個很好的利用verilog編程實現(xiàn)的cpu程序，一定要好好利用。
標(biāo)簽： verilog cpu 編程實現(xiàn) 程序
上傳時間： 2015-04-20
上傳用戶：luopoguixiong
是verilog例子。初級適用。包括了簡單的例子。
標(biāo)簽： verilog
上傳時間： 2013-12-25
上傳用戶：lixinxiang
Verilog HDL程序，對硬件開發(fā)有興趣或需要的朋友趕快down下來
標(biāo)簽： Verilog HDL 程序
上傳時間： 2014-12-09
上傳用戶：com1com2
openaccess與verilog互相轉(zhuǎn)化時所用的源代碼，在安裝了openaccess的windows和linux上都可以使用。
標(biāo)簽： openaccess verilog 轉(zhuǎn)化 源代碼
上傳時間： 2015-04-23
上傳用戶：maizezhen
用Verilog DHL語言編寫的一個數(shù)字鐘程序,除了基本計數(shù),還具有校時,鬧鐘功能
標(biāo)簽： Verilog DHL 語言 編寫
上傳時間： 2013-12-15
上傳用戶：維子哥哥
pic cpu source code. it is writed in the verilog source code. it can work on the 40Mhz high speed.
標(biāo)簽： source code the verilog
上傳時間： 2014-01-22
上傳用戶：曹云鵬
fdsa jfkdla nm,mvc lkanklds jfkdl asjfkl nc, z./,mv cjk luedsiopwjkf jdkls anmc, jmkdl anmdksld jfkdlasjieopjfkd fsa
標(biāo)簽： luedsiopwjkf anmdksld lkanklds asjfkl
上傳時間： 2013-12-18
上傳用戶：caozhizhi
Lattice公司的A Verilog HDL Test Bench Primer應(yīng)用手冊
標(biāo)簽： Lattice Verilog Primer Bench
上傳時間： 2015-04-25
上傳用戶：宋桃子
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
