本論文將在對MPEG-4解碼中的幾種關(guān)鍵技術(shù)的充分理解和算法分析的基礎(chǔ)之上，結(jié)合FPGA的靈活性，采用VHDL語言對幾種關(guān)鍵技術(shù)在應(yīng)用層面上進(jìn)行結(jié)構(gòu)設(shè)計并仿真驗證。 本文討論了一種高吞吐量流水方式構(gòu)建的MPEG-4可變長解碼器的設(shè)計。在這種解碼器中，我們采用了基于PLA的并行 解碼算法，這種算法能夠?qū)崿F(xiàn)每個時鐘解碼一個碼字。同時，為了提高解碼的效率，降低操作的延遲，我們在設(shè)計中還引入了流水線操作方式、碼表分割等技術(shù)，這些技術(shù)有利于并行操作的實(shí)現(xiàn)。 本論文的設(shè)計充分利用IDCT算法對稱性，用高度的并行結(jié)構(gòu)來加速處理，采用一維IDCT單元復(fù)用的方式來實(shí)現(xiàn)二維IDCT運(yùn)算，并提出一種基于加法操作的結(jié)構(gòu)來取代乘法操作，實(shí)現(xiàn)了一種高效二維逆DCT變換處理器。
標(biāo)簽： MPEG FPGA 解碼 關(guān)鍵技術(shù)
上傳時間： 2013-06-02
上傳用戶：MATAIYES
周立功公司做的一個μCOS-II微小內(nèi)核分析的PPT.是初學(xué)很好一個資料，多的就不說了，下了就知道.
上傳時間： 2013-07-07
上傳用戶：66wji
隨著信息化、智能化、網(wǎng)絡(luò)化的發(fā)展，嵌入式系統(tǒng)目前己經(jīng)成為通訊和消費(fèi)產(chǎn)品的共同發(fā)展方向，嵌入式系統(tǒng)是當(dāng)今最熱門的概念之一，各種各樣的嵌入式系統(tǒng)設(shè)備在應(yīng)用數(shù)量上己經(jīng)大大超過了通用計算機(jī)。同時數(shù)字音頻技術(shù)在我們社會生活中的應(yīng)用也己經(jīng)非常廣泛，WAV、MPEG、MP3和WMA等相繼出現(xiàn)。結(jié)合嵌入式系統(tǒng)的數(shù)字音頻技術(shù)研究有著廣闊的前景，基于嵌入式的數(shù)字音頻設(shè)備以其高性價比、日新月異的發(fā)展速度等優(yōu)點(diǎn)受到世界各國的廣泛關(guān)注。本文結(jié)合市場發(fā)展需要，提出了一個比較優(yōu)化的解決方案，并從理論和實(shí)踐兩方面對該方案進(jìn)行了分析和設(shè)計。 本論文的主要工作是在研究了基于ARM9 體系結(jié)構(gòu)的Samsung S3C2410 處理器的基礎(chǔ)上，以該處理器為核心，加上外部存儲器和音頻編碼解碼芯片等器件，完成了一個嵌入式音頻系統(tǒng)的設(shè)計，設(shè)計的系統(tǒng)中包括硬件設(shè)計、音頻編碼解碼芯片的設(shè)備驅(qū)動程序及應(yīng)用程序。 論文中首先對嵌入式系統(tǒng)進(jìn)行了比較詳細(xì)的介紹，并對S3C2410 處理器的體系結(jié)構(gòu)和特性進(jìn)行了仔細(xì)的分析，其次介紹了嵌入式數(shù)字音頻系統(tǒng)的相關(guān)技術(shù)，然后從硬件和軟件兩個部分，分多個模塊來安排設(shè)計所要求的系統(tǒng)，其中包括μC/OS-II 嵌入式操作系統(tǒng)在ARM 微處理器上的移植，與上位機(jī)(PC機(jī))上USB 接口的通訊，以及人機(jī)界面和數(shù)字音頻解碼的程序設(shè)計等。整個嵌入式音頻系統(tǒng)是一個可以獨(dú)立工作的可擴(kuò)展系統(tǒng)，該系統(tǒng)能完成音頻采集和處理功能。
標(biāo)簽： ARM 音頻 系統(tǒng)設(shè)計
上傳時間： 2013-06-02
上傳用戶：qq21508895
uCOS-II在MSP430的移植功能詳細(xì)說明
上傳時間： 2013-06-21
上傳用戶：gaome
本文基于數(shù)據(jù)驅(qū)動原理提出并用 FPGA 實(shí)現(xiàn)了MPEG-2 MP@HL 的視頻解碼器。該解碼器中的各個模塊具有高內(nèi)聚，低耦合的特點(diǎn)。只要各個模塊符合數(shù)據(jù)驅(qū)動的工作方式，模塊就能自我正常工作。由
上傳時間： 2013-06-19
上傳用戶：y562413679
ucos-ii 在各種芯片上的移植例子，很經(jīng)典的。推薦下載。
上傳時間： 2013-07-10
上傳用戶：落到地上達(dá)一破爬
本文首先分析數(shù)字圖像壓縮技術(shù)的實(shí)際應(yīng)用情況，相關(guān)的DVB技術(shù)標(biāo)準(zhǔn)和測試標(biāo)準(zhǔn)ETR290，進(jìn)而提出了一個可適用于實(shí)際工作環(huán)境的語義分析模型框架；并在FPGA開發(fā)環(huán)境ISE中按照這個語義分析模型框架構(gòu)造了一個具體的VHDL模型；同時利用工具軟件Synplify和modelsim完成軟件功能和時序仿真；然后設(shè)計相應(yīng)的硬件測試平臺來驗證模塊功能。針對數(shù)字圖像技術(shù)實(shí)際應(yīng)用環(huán)境的特點(diǎn)，本文提出了一種構(gòu)建在嵌入式硬件平臺上的分析模塊，可實(shí)時分析MPEG-2傳輸流語法。通過連接TCP/IP網(wǎng)絡(luò)可實(shí)現(xiàn)24小時/7天長時間工作。模塊化的設(shè)計，使其可以安裝于各種設(shè)備或?qū)嶋H應(yīng)用環(huán)境中的各關(guān)鍵節(jié)點(diǎn)，通過網(wǎng)絡(luò)傳輸?shù)浇y(tǒng)一的服務(wù)器；同時該模塊可設(shè)置成不同的硬件觸發(fā)模式，使之成為故障傳感器。因此，該模塊適用于工程開通、快速故障監(jiān)測、長時間監(jiān)控等。通過與市場上專業(yè)測試設(shè)備性能進(jìn)行比較，在測試精確性方面不占優(yōu)勢，但在達(dá)到一定數(shù)量級的測試精度后，其廉價、簡易和無需維護(hù)的特點(diǎn)將呈現(xiàn)巨大的優(yōu)勢。
標(biāo)簽： FPGA MPEG 數(shù)字圖像 傳輸流
上傳時間： 2013-04-24
上傳用戶：源弋弋
功UCOSII培訓(xùn)教程------周立功μCOS-II培訓(xùn)教程之工程模板
標(biāo)簽： COS-II 培訓(xùn)教程 工程模板
上傳時間： 2013-06-07
上傳用戶：ccclll
周立功μCOS-II程序設(shè)計基礎(chǔ),值得新手學(xué)習(xí)。
上傳時間： 2013-04-24
上傳用戶：trepb001
H.264/AVC是國際電信聯(lián)盟與國際標(biāo)準(zhǔn)化組織/國際電工委員會聯(lián)合推出的活動圖像編碼標(biāo)準(zhǔn)，簡稱H.264。作為最新的國際視頻編碼標(biāo)準(zhǔn)，H.264/AVC與MPEG-4、H.263等視頻編碼標(biāo)準(zhǔn)相比，性能有了很大的提高，并已在流媒體、數(shù)字電視、電話會議、視頻存儲等諸多領(lǐng)域得到廣泛的應(yīng)用。 本論文的研究課題是基于H.264/AVC視頻編碼標(biāo)準(zhǔn)的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應(yīng)可變長編碼)編碼算法研究及FPGA實(shí)現(xiàn)。對于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長編碼(CAVLC)和基于上下文的自適應(yīng)算術(shù)編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標(biāo)準(zhǔn)不同，它所有的編碼都是基于上下文進(jìn)行。這種方法比傳統(tǒng)的查單一表的方法提高了編碼效率，但也增加了設(shè)計上的困難。 作者在全面學(xué)習(xí)H.264/AVC協(xié)議和深入研究CAVLC編碼算法的基礎(chǔ)上，確定了并行編碼的CAVLC編碼器結(jié)構(gòu)框圖，并總結(jié)出了影響CAVLC編碼器實(shí)現(xiàn)的瓶頸。針對這些瓶頸，對CAVLC編碼器中的各個功能模塊進(jìn)行了優(yōu)化設(shè)計，這些優(yōu)化設(shè)計包括多參考塊的表格預(yù)測法、快速查找表法、算術(shù)消除法等。最后，用Verilog硬件描述語言對所設(shè)計的CAVLC編碼器進(jìn)行了描述，用EDA軟件對其主要功能模塊進(jìn)行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結(jié)果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實(shí)時通信要求，為整個CAVLC編碼器的實(shí)時通信提供了良好的基礎(chǔ)。
上傳時間： 2013-06-04
上傳用戶：libenshu01
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
