1. 元器件的技術條件、技術性能、質量等級等均應滿足裝備的要求； 2. 優先選用經實踐證明質量穩定、可靠性高、有發展前途的標準元器件，不允許選用淘汰品種和禁用的元器件； 3. 應最大限度地壓縮元器件品種規格和生產廠家； 4. 未經設計定型的元器件不能在可靠性要求高的軍工產品中正式使用； 5. 優先選用有良好的技術服務、供貨及時、價格合理的生產廠家的元器件。對關鍵元器件要進行用戶對生產方的質量認定； 6. 在性能價格比相等時，應優先選用國產元器件。
上傳時間： 2013-06-28
上傳用戶：czl10052678
卷積碼是無線通信系統中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點，被認為是卷積碼的最佳譯碼算法。本文的主要內容是在FPGA上實現約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點討論了決定Viterbi算法復雜度和譯碼性能的關鍵因素，在此基礎上設計了采用“串-并”結合運算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下： 1.對輸入數據采用了二比特四電平量化的軟判決方式，對歐氏距離的計算方法進行了簡化，以便于用硬件電路方式實現。 2.對ACS運算單元采用了“串-并”結合的運算方式，和全并行的設計相比，在滿足譯碼速度的同時，節約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式，簡化了控制模塊的邏輯電路，優化了系統的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設計的復雜度。 4.本文中設計了一個仿真平臺，采用Modelsim仿真器對設計進行了功能仿真，結果完全正確。同時提出了一種在被測設計內部插入監視器的調試方法，巧妙地利用了Matlab算法仿真程序的輸出結果，提高了追蹤錯誤的效率。 5.該設計在Altera EP1C20 FPGA芯片上通過測試，最大運行時鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對譯碼器的綜合結果和Altera設計的Viterbi譯碼器IP核進行了性能比較，比較結果證明本文中設計的Viterbi譯碼器具有很高的工程實用價值。
上傳時間： 2013-07-23
上傳用戶：葉山豪
SignalTap II 內嵌邏輯分析儀是Altera 公司Quartus II 軟件中內嵌的一種調試程序,通過把一段執行邏輯分析功能 的代碼和客戶的設計組合在一起編譯、布局布線,完成傳統邏輯分析儀的功能。介紹了SignalTap II 的基本內容、實現原理以及 在實際工程中的應用環境。結合ATM交換矩陣的設計實例,詳細闡述了用SignalTapII 對FPGA 調試的具體方法和調試步驟, 以及在工程中的使用全過程。分析比較了該方法與傳統的外置式邏輯分析儀的優劣,對SignalTap II 應用條件進行了闡述。
標簽： SignalTapII FPGA 邏輯分析儀 調試
上傳時間： 2013-07-13
上傳用戶：古谷仁美
文中介紹了一種應用于舞臺電腦燈控制系統的高性能步進電機運動控制系統，以及步進電機的細分驅動原理和自適應調速算法。使用細分驅動可以顯著地減小步進電機的低頻振動；使用自適應調速法，可以在保證系統的
上傳時間： 2013-04-24
上傳用戶：zhang97080564
嵌入式系統開發工具在開發過程中所起的作用日益突出，相關研究、技術也隨之不斷更新。隨著硬件性能不斷提升，很多智能家電、智能手機、甚至高端游戲機都采用了嵌入式系統作為平臺進行開發。作為嵌入式開發的關鍵，調試環節成為嵌入式系統研發的主要瓶頸。在嵌入式硬件性能不斷提升的同時，嵌入式軟件規模也不斷擴大，因此調試難度也與日俱增。 本文首先簡要說明了嵌入式軟件的開發過程，回顧嵌入式交叉調試技術發展的各種技術。然后分析調試器整個框架和核心，介紹了調試器相關理論和設計思想，并分別研究、對比幾種調試技術實現途徑和方法，并對調試器中關鍵流程進行詳細闡述。 然后，針對GDB所提供i386和SPARC架構下遠程調試環境代碼進行分析，抽象出調試樁GDB進行遠程調試的核心流程，并根據具體硬件平臺差異在ARM處理器上進行代碼和遠程調試協議移植。本文編寫過程中所使用的硬件平臺是由使用ARM7處理器的S3C4510b開發板。進入測試階段，又在S3C4480開發板上進行了測試，對這套模式的可用性進行了驗證。
上傳時間： 2013-08-04
上傳用戶：huyiming139
現代IC設計中，隨著設計規模的擴大和復雜度的增長，驗證成為最嚴峻的挑戰之一。在現代ASIC設計中，很難用單一的驗證方法來對復雜芯片進行有效的驗證，為了將設計錯誤減少到可接受的最小量，需要將一系列的驗證方法和工具結合起來。 在64位全定制嵌入式CPU設計過程中，使用了多種驗證技術和方法，并將FPGA驗證作為ASIC驗證的重要補充，加強了設計正確的可靠性。 論文首先介紹了64位CPU的結構，結合選用的Xilinx的Virtex
上傳時間： 2013-04-24
上傳用戶：003030
隨著數字技術的高速發展，越來越多的針對數字視頻壓縮、傳送、顯示等的設備涌入市場。要從這些良莠不齊的產品中挑選出令人滿意的商品，一套良好的數字視頻測試設備就必不可少。然而，現階段大多數數字視頻信號源都存在不同的缺點，如測試圖像種類太少、沒有動態測試源、缺乏專用測試信號等。為有效克服這些缺陷，作者設計并開發了一套基于FPGA的數字視頻信號發生器。整個系統包括硬件平臺和圖像格式轉換軟件兩大部分。硬件平臺本身即為獨立的信號發生器，可以生成多種測試圖像。配備了圖像格式轉換軟件，就可以實現硬件平臺從PC機接收各種靜態測試圖像、動態測試序列，不斷更新測試圖像庫。整個系統具有良好的硬件體系結構、便捷的輸入接口，穩定的信號輸出，同時操作靈活、方便，易于升級更新。 在系統的開發過程中，使用了多種硬件、軟件開發工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。由于軟硬件調試均由同一人完成，因此整個系統具備良好的統一性和兼容性。 另外，作者還研究并設計了一種針對H.264編解碼器壓縮損傷的測試信號。評估一個編碼器的性能可采用主觀評價或客觀評價兩種方法。其中主觀評價最為直接、有效。本文在依托主觀評價方法的基礎上，結合客觀參數的指導性，研究并設計一種通過人眼就可以方便的觀測到實際存在的壓縮損傷的測試信號，以達到直接對編解碼器性能進行比較的目的。
上傳時間： 2013-07-19
上傳用戶：cxl274287265
本文設計和實現了基于FPGA的數字下變頻器DDC，用于寬帶數字中頻軟件無線電接收機中。采用自上向下的模塊化設計方法，將DDC的功能劃分為基本單元，實現這些功能模塊并組成模塊庫。在具體應用時，優化配置各個模塊來滿足具體無線通信系統性能的要求。這樣做比傳統ASIC數字下變頻器具有更好的可編程性和靈活性，從而滿足不同的工程設計需求。 首先闡述了軟件無線電中關鍵的數字信號處理技術，包括中頻處理中的下變頻技術、抽取技術以及帶通采樣技術。利用MATLAB的Simulink完成了對系統的設計與仿真，驗證了設計的正確性。之后用QuartusII進行了基于FPGA抽取濾波器和NCO等關鍵模塊的設計，編譯后進行了時序仿真，最后在PCB板上實現了實際電路并應用于工程項目中。
上傳時間： 2013-08-05
上傳用戶：lishuoshi1996
ChipScope Pro具有傳統邏輯分析儀的功能，是針對Xilinx Virtex Pro等系列FPGA的在線片內信號分析工具，主要功能是通過JTAG口，實時、在線、方便地觀察到FPGA內部的信號，給調試、故障定位提供極大的方便。ChipScope Pro的基本原理是利用FPGA中未使用的BlockRam,根據用戶設定的觸發條件將信號實時的保存到這些BlockRam中，然后通過JTAG口傳送到計算機，最后在計算機屏幕上顯示出時序波形。
上傳時間： 2013-05-22
上傳用戶：wangrijun
隨著現代測控技術的發展，在精密測量領域，光柵傳感器在位移和角度測量中的使用越來越廣泛。由于受到光柵刻線工藝的限制，為了提高光柵傳感器的測量精度，往往需要使用電子方法對光柵信號進行細分辨向和計數。而在實際測...
上傳時間： 2013-05-30
上傳用戶：夜月十二橋
